新闻中心

EEPW首页>嵌入式系统>设计应用> 51单片机 P0口工作原理详细讲解

51单片机 P0口工作原理详细讲解

作者: 时间:2013-05-07 来源:网络 收藏

又作为使用。在访问外部程序存储器时,输出低8位地址信息后,将变为,以便读指令码(输入)。

在取指令期间,“控制”信号为“0”,V1管截止,多路开关也跟着转向锁存器反相输出端Q非;CPU自动将0FFH(11111111,即向D锁存器写入一个高电平‘1’)写入锁存器,使V2管截止,在读引脚信号控制下,通过读引脚三态门电路将指令码读到内部总线。请看下图

51单片机 P0口工作原理详细讲解

如果该指令是输出数据,如MOVX @DPTR,A(将累加器的内容通过P0口传送到外部RAM中),则多路开关“控制”信号为‘1’,“与门”解锁,与输出地址信号的工作流程类似,数据据由“地址/数据”线→反相器→V2场效应管栅极→V2漏极输出。

如果该指令是输入数据(读外部数据存储器或程序存储器),如MOVX A,@DPTR(将外部RAM某一存储单元内容通过P0口数据总线输入到累加器A中),则输入的数据仍通过读引脚三态缓冲器到内部总线,其过程类似于上图中的读取指令码流程图。

通过以上的分析可以看出,当P0作为地址/数据总线使用时,在读指令码或输入数据前,CPU自动向P0口锁存器写入0FFH,破坏了P0口原来的状态。因此,不能再作为通用的I/O端口。大家以后在系统设计时务必注意,即程序中不能再含有以P0口作为操作数(包含源操作数和目的操作数)的指令。

51单片机相关文章:51单片机教程


存储器相关文章:存储器原理



上一页 1 2 3 4 下一页

评论


相关推荐

技术专区

关闭