分析基于单片机的数字通信系统位同步提取

　　在数字通信系统中，发送端按照确定的时间顺序，逐个传输数码脉冲序列中的每个码元。而在接收端必须有准确的抽样判决时刻才能正确判决所发送的码元，因此，接收端必须提供一个确定抽样判决时刻的定时脉冲序列。这个定时脉冲序列的重复频率必须与发送的数码脉冲序列一致，同时在最佳判决时刻（或称为最佳相位时刻）对接收码元进行抽样判决。可以把在接收端产生这样的定时脉冲序列称为码元同步，或称位同步。

　　实现位同步的方法和载波同步类似，有直接法（自同步法）和插入导频法（外同步法）两种，而直接法又分为滤波法和锁相法。本文介绍的方法就是用直接法中的锁相环实现的。

　　1 数字锁相位同步提取原理

数字通信系统接收端位同步提取通常采用如图1所示的数字锁相环DPLL（Digital Phase Locked Loop）。DPLL包括3个部件：

　　该数字锁相环未用DLF.单片机内T0定时器及其中断服务程序实现DCO功能。在DK1无跳变沿（无ZCD负脉冲）时，单片机不进入INT1中断服务程序，T0定时为输入码周期Tb.在DK1有跳变沿时，进入INT1中断服务程序，首先读取T0当前值与预期值（Tb/2时常数），通过比较确定DCO相位与DK1数据跳变沿相位关系是超前或滞后，据此调整DCO相位。若DCO相位超前，则设置T0下周定时为Tb+δ，使DCO相位推迟；若DCO相位滞后，则设置T0下周定时为Tb-δ，使DCO相位提前，最后实现DCO相位与DK1数据相位锁定。总之，INT1中断服务程序实现DPD及DCO控制功能，T0定时器及其中断服务程序实现DCO功能。T1定时器及其中断服务程序实现延时即相移，使最后输出的位同步时钟CLK与DK1（或DK2）的相位差为0或180°：当传输系统频带不受限、采用MSK/FSK调制解调方式时，DK1为方波，接收端采用积分/采样/判决进行检测，两者相位差应为0,即CLK与DK1数据边沿对齐；当传输系统频带受限、采用GMSK/GFSK调制解调方式时，DK2（DK1经LPF后的信号）为钟形脉冲，CLK应对准DK2码元中点采样/判决，两者相位差为180°或Tb/2,如图2（d）所示。T1延时由P1.4输入信号MSKC控制。INT1、T0及T1中断服务程序框图如图3所示，主程序完成3个中断源初化及其他初始化后就踏步。