MCS-51单片机的指令时序

外部程序存储器(ROM)读时序

图8051外部程序存储器读时序图，从图中可看出，P0口提供低8位地址，P2口提供高8位地址，S2结束前，P0口上的低8位地址是有效的，之后出现在P0口上的就不再是低8位的地址信号，而是指令数据信号，当然地址信号与指令数据信号之间有一段缓冲的过度时间，这就要求，在S2其间必须把低8位的地址信号锁存起来，这时是用ALE选通脉冲去控制锁存器把低8位地址予以锁存，而P2口只输出地址信号，而没有指令数据信号，整个机器周期地址信号都是有效的，因而无需锁存这一地址信号。
从外部程序存储器读取指令，必须有两个信号进行控制，除了上述的ALE信号，还有一个PSEN（外部ROM读选通脉冲），上图显然可看出，PSEN从S3P1开始有效，直到将地址信号送出和外部程序存储器的数据读入CPU后方才失效。而又从S4P2开始执行第二个读指令操作。

外部数据存储器(RAM)读时序

上图8051外部数据存储器读写时序图，从ROM中读取的需执行的指令，而CPU对外部数据存储的访问是对RAM进行数据的读或写操作，属于指令的执行周期，值得一提的是，读或写是两个不同的机器周期，但他们的时序却是相似的，我们只对RAM的读时序进行分析。
上一个机器周期是取指阶段，是从ROM中读取指令数据，接着的下个周期才开始读取外部数据存储器RAM中的内容。
在S4结束后，先把需读取RAM中的地址放到总线上，包括P0口上的低8位地址A0-A7和P2口上的高8位地址A8-A15。当RD选通脉冲有效时，将RAM的数据通过P0数据总线读进CPU。第二个机器周期的ALE信号仍然出现，进行一次外部ROM的读操作，但是这一次的读操作属于无效操作。
对外部RAM进行写操作时，CPU输出的则是WR（写选通信号），将数据通过P0数据总线写入外部存储器。