基于McBSP的高速串行数据采集系统设计

2.2AD974工作原理

1. 主要引脚定义（表1）

表1AD974的引脚功能

2. 工作原理

AD974的模数转换由R/C、CS两信号来控制。在R/C降为低电平时，若CS也为低电平，在至少经过50ns后，输入信号将被保留在内部的电容阵列上并准备开始转换。一旦转换开始，BUSY信号将变为低电平直到转换完毕。在内部，信号R/C和CS需进行或操作，但是对哪一个信号先变为低电平做为开始转换的标志并没有严格要求。唯一的要求是这两个信号变为低电平的时间延迟不得少于10ns。转换完毕后，BUSY信号返回高电平，另一方面，AD974准备下一次转换以确保能继续跟踪输入信号。在某些情况下，将CS引脚保持低电平，而将R/C用于决定是开始转换还是读取数据。需要指出的是，在AD974上电后进行首次转换时，其DATA输出将是不确定的，转换输出需要经过一定时间之后才能稳定下来。模数转换可以使用由AD974的内部时钟，也可以使用外部时钟，这并不影响转换结果的连续性。如果EXT/INT为低电平，则AD974被设置为内部数据移位时钟模式；相反，如果EXT /INT为高电平，则AD974被设置为外部数据移位时钟模式。

3.DSPMcBSP

3.1 McBSP的工作原理

McBSP口进行串行通信时，使用的外部接口管脚有：DR，DX，CLKX，CLKR，FSX，FSR，CLKS。DR和DX分别用来进行数据的收发。 CLKX，CLKR，FSX，FSR，CLKS为数据传输提供可靠的时钟。CLKX，FSX为发送的数据时钟和帧同步时钟，CLKR，FSR为接收的数据时钟和帧同步时钟，CLKS提供系统时钟。在收发时钟的控制下，DSP进行数据的接收和发送。为使DSP按照一定的方式进行通信，要对McBSP的各个控制寄存器进行相应的配置。其中，SPCR0/SPCR1用于设置工作模式、检测工作状态、进行收发的复位和启动。RCR0 /RCR1，用于控制接收数据的帧格式、数据延迟。XCR0/XCR1用于控制发送数据的帧格式、数据延迟。SRGR 0/SRGR1用于控制收发数据时钟和帧同步时钟的模式，如大小、极性等。PCR用于控制相应管脚的工作模式。

4. AD974与TMS320C6711 McBSP的接口设计

AD974符合SPI（Series Protocol Interface）数据通讯协议。SPI是一个4根信号线的串行接口协议，包括主/从两种模式。四个接口信号是串行数据输入（MISO，主设备输入，从设备输出），串行数据输出（MOSI，主设备输出，从设备输入），移位时钟（SCK）和从设备使能（SS）。SPI接口的最大特点是由主设备时钟信号的出现与否界定主/从设备间的通讯。一旦检测到主设备时钟信号，就开始传输数据，时钟信号无效后，传输结束。在这期间，从设备必须被使能（SS信号保持有效）。

TMS320C6711芯片的McBSP的数据同步时钟具有停止控制选项，因此可以与SPI协议兼容。McBSP支持2种SPI传输格式，可以在SPCR寄存器的CLKSTP位中设置。

本设计中，我们采用了AD974的内部时钟模式，其时序图如图3。

图3 AD974内部时钟模式时序图

AD974与McBSP的数据传输采用SPI从模式进行连接，其接口设计如图4。

图4 AD974与McBSP的接口

设计中，我们将AD974的CS片选信号固接为低电平，使芯片一直处于选通状态。R/C读/转信号由地址译码器Decoder的/CS1信号（地址 0xB0000000）提供。忙状态信号端BUSY连接FSX0，串行数字时钟端口DATACLK连接CLKX0，数据输入端口DATA连接DR0。多路转换器写输入端WR1和WR2，通道选择端A0，A1分别与DSP的McBSP1端口的引脚FSX1，CLKR1，FSR1相连。该模块的具体工作时序如下：

（1） 数据采集开始前，/CS1没有选通，为高电平，AD974处于写输入状态，通过设置FSX1为低电平，CLKR1和FSR1为所需要的电平可以进行通道选择。

（2） 数据采集开始时，Decoder选通/CS1信号，设置为低电平。AD974首先锁存先前选择的通道号，然后开始进行数据采集和转换，此时忙状态信号BUSY由高电平变为低电平。

（3） 由于BUSY信号与FSX0相连，McBSP0作为从设备被使能，等待数据传输。

（4） 经过一定的时间，AD974串行数字时钟有效，并开始进行数据传输。McBSP0一旦检测到时钟信号，就开始接收AD974传输的数据，时钟信号无效后，传输结束。

（5） 数据传输完成后，AD974的BUSY信号由低电平变为高电平，从设备无效。