一种嵌入式的实时视频采集系统

图２SAA7111A功能方框图

SAA7111A的主要特点：

(1) 可编程选择四路视频输入的一路或两路，组成不同的工作模式，在其内部有两路模拟视频信号处理通道，可进行静态增益控制或自动增益控制，还有两路模数转换器；

(2) 可对芯片编程进行自电平控制、抗混叠滤波、梳状滤波；

(3) 场频50Hz或60Hz自动检测，并在PAL和NTSC制之间自动切换；

(4) 能对不同输入制式的亮度信号和色度信号进行处理，并实现亮度、色度和饱和度的片内控制；

(5) 提供两种数据方式供选择，这两种数据方式分别是RGB和YUV，可灵活输出不同的数字图像数据格式，主要有：4:1:1的YUV格式(12bit ), 4:2:2的YUV格式(16bit), 4:2:2的YUV格式[CCIR-656](8bit), 5:6:5的RGB格式(16bit)和8:8:8的RGB格式(24bit)；

(6)SAA7111A的工作模式由其内部的控制寄存器决定，需根据不同的视频标准来配置相应的内部寄存器，即初始化。用户根据I2C 总线协议,将需要的控制字写入控制地址即可对SAA7111A进行相应的控制。这些控制包括:图像数据输出格式、色彩、明暗、饱和度及各种参考信号的输出。I2C总线传送数据的基本时序如图3所示。

图3 I2C总线的基本时序

总线上的数据传输可以是读或写两种方式，其写格式为:

其中：S为总线起始信号；Slave Address W为被控器SAA7111的寻址字节；A为被控器应答信号；SubAddres为SAA7111控制寄存器的地址；Data(NB)即控制寄存器的配置参数；P为总线终止信号[3]。

3.3FPGA的采集控制原理

SAA7111A的输出时钟信号包括LLC(27MHz)和LLC2(13.5MHz)，其中LLC2为像素时钟频率，每一时钟对应一个16位像素输出。行参考同步信号HREF，高电平表示一行的有效像素，为720个LLC2周期。场参考同步信号VREF高电平时表示输出是有效行图像，单场是286 行；低电平期间为场消隐信号，是26个行周期。RTSO=1时表示输出为奇数场，RTSO=0时为偶数场[4]。输入信号FEI为输出使能信号，为0时允许数据输出，为1时数据输出处于高阻状态。图4，5分别为采集一行和奇数场图像的信号时序图。