基于单片机的数字通信系统位同步提取
有DLF的数字锁相环，调整相位的速率要比无DLF的低，故同步带比式(5)小。
由式(1)、式(2)、式(5)可知，3个性能指标都取决于DCO周期调整步距δ：δ愈大，同步带愈大，同步建立时间愈短，但相位误差却增大了。所以δ应折中选取，在保证锁相环路能锁定(同步)的前提下，δ尽可能取小些，以减小相位误差。
本设计采用单片机芯片实现数字电路相关器件，简化了相关器件复杂的逻辑电路设计，降低了系统的功耗和成本，提高了系统的可靠性。实现位同步的方法很多，本文讨论的是采用数字锁相环技术来提取位同步信号。在位同步提取中，如何缩小同步建立时间、降低位误差及增大同步保持时间是好的位同步设计的努力方向。
参考文献
[1] 湛洪然.单品机原理及实训教程[M].北京：北京师范大学出版社，2008.
[2] 樊昌信.通信原理[M].北京：国防工业出版社，2001.
[3] 张厥盛，郑继禹.锁相环技术[M].西安：西安电子科技大学出版社，1994.
[4] 田智生.基于锁相环的精确自动增益控制电路[J].现代电子技术，2005，28(3)：16-17.
[5] 毕成军.基于FPGA的位同步信号提取[J].现代电子技术，2006，20(4)：121-123.
数字通信相关文章:数字通信原理
评论