FPGA为设计平台的全彩led显示屏设计方案
表2 逐位点亮控制中各位数据点亮时间分配表
设使用串行方式更新整场视频图像一位数据所需要的时间为Ts ，如果Ts 满足:
则完成一次串行数据更新所需要的时间在Dn - 1位所需要的点亮时间和Dn 位的点亮时间之间，这个时间也许小于一个时间t。由于串行数据更新时间和点亮时间可以部分重叠，设屏幕的刷新率(即显示数据帧从显示缓存读出进行屏幕显示更新的频率) 为f r ，可以得到式(3) 。
当串行时钟频率和屏体参数确定， Ts 便可计算出来。此时，如果设定了屏幕的刷新率，结合式(2) 和式(3) ，对n 从0～9 进行穷举计算，可以得到同时满足两式条件的n 值，同时可以确定单位时间t 的值。由此得到的t 值，通过FPGA进行定时控制，便可实现一定刷新率的全彩灰度控制。
这里LED 的发光效率可以用式(4) 表示。
从式(3) 可知，当串行移位时钟频率一定，即Ts 确定的情况下，刷新率f r 与单位时间t 成反比。而式(4) 表明，发光效率η和单位时间t 成正比。可见，刷新率和发光效率成反比关系，提高刷新率的同时必然要牺牲发光效率。因此，采用上述扫描方式，设计者可以根据实际应用环境和客户的要求在刷新率和发光效率两者之间进行适当的调整。
如果要求系统的全彩灰度控制符合“19 场原理”的显示效果，则由表2 可得表3 所示的关断时间t0 ～t9 的值。结合表3 中t0 ～ t9 的值，对表2中总时间各项进行求和，便可得总时间为Ta =1 152t ，根据1 152t = 1/ f r 可得到t 值。
表3 逐位点亮控制中符合“19 场扫描”时各位数据关断时间分配表在系统设计中，扫描板每个输出端口分别控制16 ×48 分辨率的静态显示屏模块，红、绿、蓝三色显示数据采用3 根数据线分别输出，串行移位时钟频率为6. 25 MHz ，显示屏刷新频率设计要求为120 Hz ，利用以上的结论可得:
Ts = 16×48×16125×106 s = 122188μs然后进行穷举计算，如表4 所示，可以得到单位时间t 的值为7. 780μs。
表4 对n 进行穷举计得到单位时间t 的值根据式(4) ，可计算得到发光效率η = 1023tf r = 1023 ×71780 ×10- 6 s ×120Hz = 9515 %
3、FPGA电路设计
视频图像信号频率高、数据量大，要求实时处理，加之全彩大屏幕LED 控制器实现的数字逻辑相当复杂，采用CPLD/FPGA设计控制电路，可以简化系统结构，便于调试。本文设计的扫描控制器应用于大屏幕全彩LED 脱机视频播放系统中。其中涉及到视频信号的存储和读取、视频数据的传输和接收、灰度显示控制电路、LED 点阵显示驱动电路等。本文主要对灰度显示控制电路进行讨论，控制对象为以红、绿、蓝三色LED 组成的全彩静态显示屏。实现灰度显示控制器的FPGA 内部电路结构如图1 所示。
在LED 显示屏扫描控制电路中，FPGA 是其中最主要的逻辑控制器件，主要实现视频数据接收、非线性灰度校正和扫描信号产生功能。FP2GA 内部各个电路模块相互协调运作，将数据输入和显示输出连接起来，实现L ED 显示屏的全彩视频播放。
评论