AES算法中S-box和列混合单元的优化及FPGA实现

2 列混合单元的优化设计

　　在列混合(MixColumn)和逆列混合(InvMixColumn)的操作中，由以下两式定义了两个主要操作：

　　将式(15)和式(16)所做的操作及结果列于表1中，由步骤1～步骤5处理的结果得到outx，接着由outx和w8得到outy。因此，在执行过程中，操作所用到的硬件资源及其所得结果可以应用到步骤9，步骤10中。如图3所示，这种新型结构(字节-列混合模块)仅需8个加法器和4个乘法器。与原方案相比，此设计大大减少了硬件复杂度并显著节省了资源的消耗。

　　图3中：Xt模块(AES中的乘法器)的计算公式为：

　　更进一步，会发现，要建立一个全局的逆选择列混合模块，需要将4个字节一列混合模块集成在一起，形成一个全新的字一列混合模块(Word_MixColumn模块)，如图4所示。

　　这种模块设计可以通过部分分享硬件来同时实现列混合和逆列混合的功能，实现了硬件资源的节省。