数字频率信号校正的FPGA实现
一般情况下,当旋转的次数足够大时,Ki一般为常数。由于在实现时,可在最终的计算结果中再乘以这一常数,所以,可以去掉式(3)中的Ki,这样,迭代方程就仅含移位和加法运算,从而大大的简化了FPGA的实现复杂性。由于还需要一个方程决定di的符号,引入变量zi表示每次旋转预定角度的累加值:
这样,CORDIC算法的迭代方程可表示为:
其最终结果为:
在频偏校正电路中,通常需要根据给定相位θ产生余弦信号cosθ和正弦信号sinθ。为了产生标准且无放大的正弦和余弦信号,可令输入向量的y分量(即yo)为0,x分量(即xo)为1/An,这样,式(6)就可简化为:
可见,经过上述处理就可将输入相位zo转换为标准的正弦和余弦信号。
用FPGA实现CORDIC算法,最常用的方法有迭代算法和基于流水线的算法。CORDIC迭代算法只有一级迭代单元,在系统时钟的驱动下,可将迭代单元的输出作为本级的输入,并通过同一级迭代完成计算。迭代算法的硬件开销很小,但完成一次CORDIC运算需要多个时钟周期,其运算速度相对较慢。
在CORDIC流水线结构算法中,每一级CORDIC迭代运算都使用单独的运算单元,当流水线填满之后,每个时钟周期都马上会计算出一组结果,所以计算速度很快。
虽然流水线结构算法的计算速度很快,但其精度会受到流水线级数的限制。而要提高精度,就必须增加流水线级数,从而增大硬件开销,因此,流水线级数的选择要兼顾速度和精度的要求。
评论