基于FPGA的汽车油改气电控系统的研究

　　2.1时钟逻辑模块

　　该设计中，外部输入的时钟为48MHz，由于设计中需要多种不同的时钟信号，所以必须设计一个可根据采集需要任意分频的时钟逻辑模块，且必须准确，才能保证整个系统的正常工作。同时采用同步时序电路，它是基于时钟触发沿设计，对时钟的周期、占空比、延时、抖动提出了更高的要求。分频器是FPGA设计中使用频率非常高的基本单元之一。通过自主设计进行时钟分频的实现方法灵活性好，节省系统硬件资源，而且这种方式只消耗不多的逻辑单元就可以实现对时钟操作的目的。

　　2.2采样控制模块

　　ADC0809转换模块程序流程图如图3所示。数据采集系统的输入信号多数都来源于现场传感器的输出信号，传感器种类不一，致使信号特性也不同。各通道信号的幅度与频率范围有很大的不同，高精度的、大动态范围的A/D转换芯片使设计更能满足测量的需要，特别是对宽频带弱信号的采集显得尤其必要。本设计中A/D转换模块选用了ADC0809和AD1674芯片，ADC0809主要用于节气门信号采集，两片AD1674芯片主要用于实际转速信号和设定转速信号的采集。

　　2.2.1ADC0809转换控制模块

　　当FPGA启动数据采集时，扫描时钟便开始工作，同时扫描周期计时器和采样周期计时器开始计时。48MHz时钟经过FPGA分频得到500kHz的CLK作为ADC0809的驱动时钟，利用状态机实现对A/D的控制，采集过程完全按照A/D的工作时序。当单次A/D采集完成，便立即更新地址寄存器和数据寄存器。转换完后将按照此次任务规定的采集参数进入A/D芯片前的采集模拟电路建起，等待下次采样周期到来。

　　2.2.2AD1674转换控制模块

　　AD1674是带有内部采样保持的完全12位逐次逼近(SAR)型模/数转换器，支持单极性和双极性输入两种工作方式，转换时间为10μs。根据实际工作需要，使用了双极性输入方式。AD1674在FPGA的时钟信号clk、复位信号rst、状态信号status及控制信号cs、k12x8、rc、a0的控制下采集数据。AD1674转换器模块是根据摩尔状态机实现的，完成对实际转速信号的采样，FPGA计算出误差和误差变化率，然后查模糊控制表，最后将控制量变换到实际控制量上。根据实际工作需要，采用两片AD1674，一片采集汽车发动机实际转速信号，另一片采集汽车设定转速信号。AD1674转换模块程序流程图如图4所示。