针对GPON突发模式接收器的低功耗FPGA方案

理想的BMR

　　如前所述，为了处理上行通路的动态性质，BMR必须满足一组特定的要求。理想的BMR应有非常快的锁定时间，支持高速串行数据速率，同时又保持最小的尺寸和最小的功耗。传统的BMR已提供了针对GPON的数据速率，但在成本、功耗和电路板的面积方面做了一些折衷。另外一方面，过去FPGA提供灵活性和很高的集成度，但这些FPGA的SERDES不能满足GPON所要求的锁定时间和数据速率的要求。理想的解决方案取决于BMR和FPGA。现在的解决方案是目前FPGA的I/O能力。这些编程平台的独特功能是在每个引脚上端接上行PON通路，与传统的BMR器件相比较，提供了节省成本和可升级的解决方案。目前使用的最普通的方法是用FPGA采样输入数据。

　　这个方法所关注的是性能和功耗。FPGA对PON终端提供了另外一种方法，这种FPGA是LatticeSC系列。这些器件通过合并每个I/O内的特殊逻辑来应对BMR的挑战，可动态地适应不同的线而无需使用FPGA逻辑。

　　如图2所示，嵌入在每个I/O中的是输入延时块（INDEL）和自适应输入逻辑（AIL），动态地补偿时序相位变化，使每个引脚的速度达2Gbps。终端的结果是完整的I/O系统，支持快速锁定时间和传统BMR的性能，但具有很高的集成度，而且是低功耗的编程平台。

如何进行AIL相位修正

　　传统的BMR使用时钟数据恢复（CDR）在OLT中产生上行采样时钟。如前所述，用于GPON应用的时钟方法要求专用的大功率电路，以满足挑战性的速度和上行通路的锁定时间要求。因为GPON的物理层是基于现有的TDM设备，GPON其本身的性质是时间环，意为在OLT本地的参考时钟可以作为参考时钟来采样输入数据。AIL利用这个本地OLT时钟源产生本地的625MHz时钟。这个时钟用来对输入数据采样，对连续突发模式进行动态延时，端接多个ONU时补偿上行通路的相位变化。

　　128个抽头的延时（每个45ps）使能多个输入数据的连续周期，在延时链路中任何时间都能进行采样。自适应输入逻辑（AIL）监控这个输入数据的多个采样，动态调整时钟，数据相位关系，直到找到有效的采样点。含有数据、转换、抖动和噪声的输入数据信号通过延时链路。于是AIL通过延时链滑动捕获窗，根据单独的数据转换寻找稳定的数据。一旦发现稳定的数据，AIL将继续监控输入和数据，动态补偿由于工艺、电压和温度而引起的低频抖动，漂移和变化。用延时链建立数据的多个复本的新方法提供了比用高速时钟采样数据功耗低的解决方案。图3为对AIL方法的观察。

　　AIL窗用来从延时链获取采样数据。这个窗含有边沿检测寄存器和中心抽头采样寄存器。中心抽头寄存器是采样到数据的实际寄存器，随后再送到FPGA。边沿检测寄存器是窗的“眼睛和耳朵”，因为其反馈提供了进行研究算法的信息。在最大的窗，采样寄存器的每个边有4个边沿检测寄存器。图4展示了AIL窗的寄存器分布和窗的大小。