基于FPGA实现VLIW微处理器的设计与实现

　　超长指令字VLIW(Very Long Instruction Word)微处理器架构采用了先进的清晰并行指令设计[1]。VLIW微处理器的最大优点是简化了处理器的结构，删除了处理器内部许多复杂的控制电路[2]，它能从应用程序中提取高度并行的指令数据，并把这些机器指令均匀地分配给芯片中的众多执行单元[3]。本设计是针对VLIW微处理器的基本功能设计实现的，是针对64位指令字和192位数据进行操作处理，主要功能是将指令和数据分别划分到3个并行操作单元中，在执行单元中根据3个并行指令控制，对3个并行操作单元的数据进行并行处理，同时对操作处理数据进行存储处理管理。由于篇幅所限，只是将取指令单元、译码单元、执行单元、写回单元和寄存器堆这5个单元的设计方法与设计原理作简要介绍，没有给出各个模块设计仿真波形图。

1 VLIW微处理器

　　1.1 VLIW微处理的基本结构

　　VLIW微处理器的基本架构如图1所示，采用4级流水线的形式进行架构组织，分别是取指令(IF)、译码(DE)、执行(EXE)、写回(WR)[4]。VLIW微处理器从外部储存器中，取出指令和数据，指令通过译码操作，要求处理器进行执行动作，处理寄存器中的数据或者是取指令单元传输来的数据，并通过写回单元，将处理的数据存储到寄存器中。取指令单元是从存储器中取出相对应的指令和数据，并将相应的信息传输给译码单元和寄存器堆单元；译码单元的作用是将取指令单元的指令信息翻译为执行单元能够识别的操作，将相应的信息传输到执行单元中；执行单元是执行对应的指令信息和处理相关的数据，同时也对寄存器堆送来的数据和指令进行相应的操作；写回单元是将执行单元的数据存储到寄存器堆中；寄存器堆是暂时存放取指令单元和写回单元的数据或是指令。

　　1.2 VLIW微处理器操作方式

　　VLIW处理器指令操作方式是实行3种并行的操作，指令格式设置为：最高4位作为保留位，其余各20位依次划给操作1、操作2、操作3，在每个20位中又分别留有4位的保留位，最后对16位的指令进行划分为操作码、源1地址、源2地址、目标地址。3种操作方式是并行执行，相互独立，互不干扰，并且操作执行都是64位的数据；每一种操作方式都可以实现16种操作运算：空操作、加、减、乘、装载、移动、读、比较、或、与非、或非、取反、左移、右移、循环左移、循环右移等操作。任何一种操作都可以对16个寄存器中的数据进行操作处理，且寄存器中所存储的数据是64位。整个操作过程是将源1与源2寄存器中的数据进行某种操作运算，将其操作处理结果存入目标寄存器中，其操作处理方式是采用寄存器寻址方式。

2 VLIW微处理器的设计与实现

　　根据VLIW微处理器系统架构和基本原理，将整个VLIW微处理划分为5个主要部分[5]，并对如图2所示的5个部分进行功能设计与实现。具体原理：取指令模块把外部存储器的数据和指令传送给译码模块，并将部分指令信息传送给寄存器堆，实现取指令的功能；译码模块将取指模块的数据和指令进行相对应的译码，实现某一种具体的操作，并将译码结果传送到执行模块中；执行模块将译码模块或者寄存器堆模块的数据和指令实现其操作的具体功能，并将操作结果传送到写回模块中；写回模块将执行模块的信息写入寄存器中，并输出相关操作处理的数据。