基于Nios Ⅱ软核系统的电能质量监测系统设计

2 电能质量检测系统硬件设计

　　2．1 A／D转换器

　　根据实测数据，如果采用12位分辨率的A／D转换芯片，对15次谐波而言至少会引起1．67％的误差，而在实际谐波测量中一般测到30次或更多次谐波，因此现场监测单元中A／D转换器的分辨率应保证为14位或14位以上。本文采用AD73360作为采样系统的模数转换芯片。它的六路输入通道可被分为三对，以分别对应电力系统中的三相。该芯片可以8 kHz，16 kHz，32 kHz，64 kHz的采样速率同时进行六通道的信号采样。AD73360可满足装置对高速采样的要求。AD73360与FPGA的连接如图3所示。

　　2．2 NiosⅡ软核处理器

　　基于32位RISC嵌入式软核NiosⅡ的SoPC，有着其他SoPC(如基于FPGA嵌入式IP硬核SoPC)不可比拟的优势。采用NiosⅡ软核处理器，用户将不会局限于一般的处理器技术而是根据自己的标准裁剪和定制处理器，按照需要选择合适的外设、存储器和接口，轻松集成自己专有的功能，比如DSP、用户逻辑等。这非常有利于设计高次谐波这种计算量大且控制逻辑复杂的系统。

　　为了满足今后的性能要求，该电能质量监测系统应能随时被改进升级。可以加入多个NiosⅡCPU、定制指令集、硬件加速器等，以达到更好的性能目标。还可以通过Avalon交换架构调整系统性能，该架构支持多种并行数据通道可实现大吞吐量的应用。

　　2．3 硬件系统平台设计

　　图4是整个系统的硬件结构框图。系统组成主要包括：

　　(1)系统核心模块采用STRATIX系列的EPlS25型的FPGA，它包含：10个DSP模块、25 660个逻辑单元、48个嵌入式乘法器、RAM总量高达1 922 576 b，6个数字锁相环、可用的I／O口最多达到702个。它是一款采用高性能结构体系的PLD器件，结合了强大内核性能，大存储器，DSP功能，高速I／O和模块化设计。其内嵌的DSP模块，提供了高于DSP处理器的数据处理能力，可以完成较为耗费资源的乘法器单元。这些资源对一个电能质量监测系统来说是已经绰绰有余。