基于FPGA的高速数字隔离型串行ADC及应用
3.实验结果
如图(5)所示,为FPGA控制Max1072的时序实验波形图参考基准电压为2.5V。图中信号Sta,Clk,Dclk分别对应图(3)中信号A,B,D。从实验结果可见Max1072的时钟频率为24MHz,启动转换信号频率为1.5MHz,与ADC时序要求完全吻合。
图(6)为隔离前后两路信号的比较情况。波形S为输入模拟信号,频率为10KHz。为调试方便外接了刷新频率为1MHz的双极型
图(7)为加入隔离模块后的跟踪控制原理性实验的跟踪波形。高压侧电磁干扰对控制电路的影响有很大程度地减弱。这为实现高性能的逆变单元提供了可能性。
4.结论与展望
通过实验验证了本文设计的基于高速串行模数
评论