一种基于FPGA/DSP的灵巧干扰平台设计与实现
3 试验验证
为了验证平台能否在程序控制下正确工作,本文编写了工作于DSP的8 192点FFT验证程序,实现对输入信号的FFT变换。
试验中设置DDC为70 MHz混频,DUC 70 MHz中频输出,输入信号为75 MHz正弦波。在FPGA/DSP程序加载和DDC/DUC配置完成后,首先进行ADC数据采集,把采集得到的数据存储到SRAM中,DSP与SRAM进行数据交互并在DSP中完成8 192点的FFT运算,计算结果保存于SDRAM中,经DMA方式读取到上位机硬盘形成二进制文件。同时将混频后的5 MHz单频信号从SRAM读出上变频到70 MHz输出。试验结果如图5、图6所示。
由图5可知,DMA输出的FFT结果显示处理的下变频信号为5 MHz,等于预期值;图6显示5 MHz单频信号经上变频后输出为70 MHz中频
4 结 语
根据灵巧干扰平台功能要求,设计了基于FPGA/DSP的硬件平台,采用Verilog HDL及模块化方法设计了硬件平台的控制软件。试验结果表明,灵巧干扰平台构成合理,硬件设计、软件设计可靠,满足了灵巧干扰平台的功能要求,为灵巧干扰技术研究提供了硬件平台支持,该平台已成功应用于工程项目。
评论