对基于FPGA的高斯白噪声发生器的研究与设计

2．3 DDS算法

　　随着数字集成电路和微电子技术的发展，直接数字频率合成器(Direct Digital Synthesizer，DDS)逐渐体现出其具有相对带宽宽，频率转换时间短，频率分辨率高，输出相位连续，可编程及全数字化结构等优点。

　　DDS的基本工作原理是根据正弦函数的产生，从相位出发，用不同的相位给出不同的电压幅度，最后滤波平滑出所需要的频率。图3是DDS的原理方框图。

　　参考频率源又称参考时钟源，它是一个稳定的晶体振荡器，用来同步DDS的各组成部分。相位累加器类似于一个计数器，它由多个级联的加法器和寄存器组成，在每一个参考时钟脉冲输入时，它的输出就增加一个步长的相位增量值，这样相位累加器把频率控制字K的数字变换成相位抽样来确定输出合成频率的大小。相位增量的大小随外指令频率控制字K的不同而不同，一旦给定了相位增量，输出频率也就确定了。当用这样的数据寻址时，正弦查表就把存储在相位累加器中的抽样数字值转换成近似正弦波幅度的数字量函数。以上的算法都可在FPGA内部实现。

3 实验结果

　　本文的FPGA平台选用Altera公司的EP2C8现场可编程逻辑器件，完成所有m序列、FIR数字滤波和DDS算法，需要FPGA86%的逻辑单元资源和1%的RAM资源；时钟采用50MHz、稳定度为50 ppm的有源晶振，通过EP2C8内部PLL(Phase Locked Loop，锁相环)3倍频到150 MHz作为系统全局时钟；采用ADI公司的AD9731进行D／A转换，采样速度150 MSPS，10位；对AD9731输出的电流信号进行7阶LC低通滤波，然后进行放大，使得噪声信号的满幅输出都达到峰峰值3V。图4是频率为195 kHz最大输出幅度的四种函数波测试结果。

　　从图4可以看出，采用DDS模块，得到了正弦波、三角波、锯齿波和方波的波形。图5为该噪声和函数波发生器产生的5 MHz噪声的实验结果，图6是输出带宽为5 MHz的高斯白噪声统计直方图。