使用PLD应对产品上市时间和设计灵活性的限制

中密度PLD设计的低功耗解决方案

　　高密度设计需要基于查阅表(LUT)的PLD，例如FPGA或者交叉式PLD器件。这些器件能够提供更多的嵌入式的功能、更大的存储器、更高速度、用于时序管理的PLL和DLL、 DSP 以及串行连接。采用LUT结构，FPGA可以满足这些设计要求，提供更大的设计灵活性。

　　大多数基于LUT的FPGA没有“零功耗”选择。但是系统设计者可以在系统的某些工作周期中关闭器件以降低功耗。图3给出了非易失FPGA的快速电源冷启动是如何降低总功耗的。上电之后能迅速地获取逻辑功能的非易失器件对这些应用是理想的。另一方面，基于SRAM的FPGA耗费大部分工作周期用于配置。

图3:用非易失FPGA在工作周期中降低功耗

　　大多数FPGA是基于SRAM的，但是现在已有基于闪存的非易失FPGA。非易失FPGA比基于SRAM的FPGA更具设计优势。(参见图4)除了管理电源的功能之外，非易失FPGA的优点还包括：

　　1. 无需引导PROM，减少了材料清单（BOM）中的器件；

　　2. 无需位流，提供最高的设计安全性；

　　3. 实时的系统内可编程性具有调试和更新能力；

　　4. 无限重构的SRAM FPGA结构。

图4:非易失FPGA

　　Lattice半导体公司的交叉式可编程器件MachXO就是一个很好的例子。相对传统CPLD来说，MachXO器件兼有FPGA和CPLD的非易失、低成本、瞬时上电的高性能逻辑解决方案的优点。

本文小结

　　由于具备上市时间优势、灵活性、可编程性和低功耗选择，CPLD和 FPGA在迅速变化的市场中成为广泛应用的可行的设计解决方案。具多种密度和多样嵌入功能特色的PLD能为设计提供快速开发周期。正如文中所述，它们能够针对低功耗和系统的高度整合进行设计优化。随着工艺的不断改进，ASIC与 PLD之间的价格也正迅速接近。