无线传感器网络SOC芯片的低功耗设计

5. RTL级及物理设计的低功耗实现

RTL级物理设计低功耗实现跟选用的EDA软件有很大关系。在0.35um CMOS工艺下，采用synopsys的Design Compiler进行低功耗综合，布局布线基于Cadence的SOC Encounter平台。用Cadence的Voltage Storm对其进行门级功耗分析，动态功耗为103.6617mw。

6. 结束语

无线传感器网络SOC芯片与传统的MSP430+TRF6903方案比较起来更有优势，前者在可靠性，功耗，面积方面都更好。此方案在FPGA验证平台上验证成功，设计的工作频率为20Mhz，速度传输率达到64kbps，满足了无线传感器网络传输速度要求；并在Cadence的数字后端平台实现芯片的后端设计，工作频率可达到100Mhz。

参考文献：

[1] 吴微威，王卫东，卫国．基于超宽带技术的无线传感
器网络．中兴通讯技术，2005.4

[2] 戴红卫，郭炜，韩泽耀．一款低功耗SoC芯片的时钟管理策略．微电子学与计算，２005 Vol.22 No.3

[3] 王祚栋，魏少军．SOC时代低功耗设计的研究与进展．微电子学，2005 Vol.35 No.2

[4] Keshab K.Parhi．VLSI Digital Signal Processing
Systems Design and Implementation．机械工业出版社，2003

[5] 陆希玉，唐昆，崔慧娟．基于嵌入式系统的低功耗设计．微计算机信息，2005 No.20