新闻中心

EEPW首页>EDA/PCB>设计应用> 面向有挑战性功能块的时序收敛技术

面向有挑战性功能块的时序收敛技术

作者: 时间:2010-05-07 来源:网络 收藏


步骤4
我们可对步骤1中加亮I/O密度的脚本进行修改,用于加亮绕障I/O密度。当将一个网路分为多个小段的进行计算时,首先要在已发现的绕障网路名单中进行过滤,且只计算名单中有的那些网路。由于过滤后引脚数将会大大降低,因此设计师需要调整每个分色的阈值。最终结果见图4。

步骤5
图4证明了白色区域具有最多绕障的I/O网路。这建议我们:
1.移动大型宏,这是块设计师可执行的最直接动作。
2.最高层分配引脚时降低白色/红色区域的引脚密度,这需要最高层设计师与功能块设计协作进行。

通常,这些大型宏被设置在那个地方肯定有其原因存在,因此在一些实际项目中重新分布模型引脚这种方式要更为切实可行。

这只是“如何将我们的经验转换为可视化检查”的一个例子。设计师不仅可对这种绕障I/O进行可视化处理来作为潜在问题预测指标,而且还可根据已经过证明的设计相关经验,将其它因素加入到可视化检查中来。

第III章:时钟门控克隆阶段选择

一般来说,执行时钟门控克隆一共有2个阶段:fix cell(修复单元)和fix clock(修复时钟);设计师还可同时在两个阶段进行克隆。因此在此提出了3种组合:
1.只fix cell阶段克隆
2.只fix clock阶段克隆
3.两个阶段同时克隆

如果是只fix cell阶段克隆,那么设计师可采用命令“run clock gate_clone”在第一次全局布局/布线后执行克隆;相关配置可通过“force clock gate_clone”命令来完成。不过完成克隆后,‘force clock gate_clone’设置的约束将变为无效;如再需要fix cell阶段克隆,那么设计师还要重新应用这些设置。

作者以几个功能块为例,对这3种方法进行了一次测试,通过比较结果来找出适合其中多数功能块的最佳方案。

表1是测试结果,要点如下:
1.黄色数据是一个功能块的最好TNS,绿色数据是最佳区域。
2.第2种方法带来了适合大部分案例的最佳结果,包括最好TNS和最佳区域。

什么样差异会导致这样的结果?图5是功能块一个角点的时钟门控单元分布:



评论


技术专区

关闭