等离子处理提高65nm逻辑器件可靠性

实验

图1示出了Cu双大马士革薄膜堆叠。PECVD TEOS淀积在空白Si衬底上，形成Cu通孔。用PVD淀积TaN/Ta层，作为接触势垒。PVD Cu用来作为随后淀积电镀（ECP）Cu薄膜的籽晶层，然后进行化学机械抛光（CMP）去除ECP多余的Cu。接着在400℃时淀积SiN薄膜将Cu覆盖。最后，淀积TEOS作为SiN上面的钝化层。淀积薄膜和经后处理的薄膜折射率及厚度的测量是用热波分光椭圆仪5340c OPTI 探针和KLA-Tencor F5。FTIR频谱仪和 SIMS分析用来决定体薄膜和Cu/SiN界面的薄膜组分结构。FTIR室在每次测量之间用N2冲洗5分钟，以减少二氧化碳和水气的影响。

结果和讨论

SiN体薄膜结构效应

通过优化反应气体、功率和压力，在PECVD系统中淀积了二种SiN薄膜：A类是低H含量膜；B类是高H含量膜。线对线击穿电压（VBD）测试结果表明，薄膜内H%总含量不影响VBD；但是，Si-H键（SiH%）是影响VBD的主要因素。图2示出的VBD结果说明，良好的VBD性能主要是由于SiN阻挡层薄膜中Si-H键的数目减少。