PSR原边反馈电源设计的“独特”方法
辐射可以采用优化设计来控制。
但MOS晶圆的COSTDOWN的路径来源于降低其VDS的耐压,目前已有很多不同品牌的IC将VDS为650V的内置MOS降到620~630V,甚至560~600V。这样一来,只控制漏感降低VDS峰值电压是不够的,所以还需为VDS保留更大的电压应力余量。
下面再以EPC13为实例,讲讲优化设计后的变压器设计。
方法同上,先计算出次级,因考虑到输出飞线套铁氟龙套管或输出线与BOBBINPIN位交叉,所以需预留1匝空间,得:次级匝数为:6.8/0.6-1=10.3,取10Ts。
再计算初级匝数,因考虑到为MOS管留更大的电压应力余量,所以反射电压取之前的75%,
得:(Vout+VF)*n100*75%
输出5V/1A,采用2A/40V的肖特基即可,2A/40V的肖特基其VF值一般为0.55V。
代入上式得:n13.51,
取13.5,得NP=10*13.5=135Ts.
代入上式验证(5+0.55)*(135/10)=74.92575,成立。
确定NP=135Ts.
下面再计算反馈匝数,
依然取反馈电压为15V,
得,15/(5+0.55)*10=27Ts.
下面来确定绕线顺序。
因要工作在DCM模式,且采用无Y设计,DI/DT比较大,变压器磁芯研磨气隙会产生穿透力强杂散磁通导致线圈测试涡流,影响EMC噪音,所以需先在BOBBIN上采用0.1mm直径的铜线绕满一层作为屏蔽,且引出端接NV的地线。
光耦相关文章:光耦原理
评论