基于高速多通道CCD预放电路的设计方案

3 实验结果

为了验证设计，对设计的电路利用LTspice软件进行了电路仿真。CCD输出等效电阻Rc 为300 Ω。走线寄生电容Cp 为20 pF.其3 dB 带宽只有26.5 MHz,其幅频响应和相频响应曲线如图5所示。预放电路的带宽应该为CCD像素转移频率的4~5倍。因此如果像素时钟频率达到25 MHz,那么寄生电容就严重限制了电路带宽。所以需要进行高频补偿来展宽带宽。这里Rf取值为1 kΩ，Rg 取值为0.28 kΩ，Cg 取值为4.7 pF,这时就能满足式(3)的要求。

图6所示为补偿后的频率响应，可见带宽扩展已经超过了100 MHz.

高频补偿后的放大器对方波的响应如图7所示。

放大器的开环频率响应如图8所示，可以看出当放大倍数将为0 dB时，相位为-145°，不存在稳定性问题。

4 结论

本文所提出的高速多通道CCD预放电路设计方案，对于预放电路中存在的预放电路不能足够靠近CCD的问题以及高速运算放大器存在容易自激振荡的问题。方案针对上述两个问题，从电路原理和电路板设计的角度进行了高速多通道CCD预放电路分析和设计。本方案从电路原理设计中应用高频补偿技术，有效地解决了带宽限制问题。通过电路板设计中去除运算放大器反馈端地平面的方法有效地避免了自激振荡。因此，该设计方案可以有效地应用在高速多通道CCD 成像电路中。