Altera SoC FPGA架构解析

如表2所示，AlteraSoC支持处理器和FPGA的复位电路单独工作。由系统设计人员决定是否在CPU复位时重新配置FPGA。而其他SoCFPGA则在处理器复位时必须重新配置。

表2.SoC FPGA中的CPU复位

灵活性是很多设计人员选择使用FPGA的主要原因之一。可全面编程的SoC将设计灵活性扩展到了系统级。选择SoC FPGA时要考虑的三种体系结构：处理器启动和FPGA配置优先级可选、片内FPGA接口、封装引脚兼容。

处理器启动和FPGA配置的多种选择——对灵活性的需求首先从启动开始。SoC FPGA中有三种:“CPU最先启动”方式;或者先配置FPGA，再通过FPGA逻辑启动CPU方式;以及完全独立的处理器启动和FPGA配置机制的方式。目前，AlteraSoC FPGA是唯一设计支持所有这三种选择的ARM Cortex-A9处理器SoC FPGA。

灵活性也扩展到片内FPGA接口上。有时候应用程序需要特性丰富的标准接口;有时候则要求简单或者可定制接口。对于需要高级功能的应用，SoC FPGA使用了ARM的AXI接口来连接处理器、硬核外设和FPGA逻辑。AXI标准使用成熟的业界标准，提供高速宽带接口。但是，对于不需要AXI所有特性的IP内核应该怎样呢?可扩展特性更重要，又会怎样呢?需求的一个极端可能是用户定制的1000线接口;而另一个极端则只需要一条线来点亮LED或者读取一个开关。

为满足这种变化的需求，除了AXI接口，AlteraSoC FPGA还支持Avalon存储器映射(Avalon-MM)接口，以及Avalon流(Avalon-ST)接口。这些可扩展的Altera接口标准非常适合要求较低或者其他的特殊功能需求。这样，IP设计人员可以为每一功能选择最优接口。这也支持现有Altera FPGA客户继续使用现有的IP，不一定要移植到AXI。

封装引脚兼容布局进一步提高了设计、开发和实施阶段的灵活性。开发人员很容易在具有不同逻辑密度的器件之间移植设计，这些Altera SoC器件有相同的封装引脚布局。此外，开发人员可以在封装引脚兼容布局范围内，在具有收发器和不具有收发器的器件之间进行移植。为进一步降低成本，提供无收发器版本，它支持双核或者单核处理器。这些选择使得一个印刷电路板平台满足了不同的成本和特性应用。

3. 系统成本

目前发售的每一系统几乎都面临越来越高的成本压力。而SoC FPGA是具有先进特性的创新产品，Altera设计其SoC FPGA时同时考虑了组件和系统成本。一片SoC FPGA的成本要比其替代的组件低50%，同时也能够降低系统成本。

当考虑SoC FPGA成本时，应重视三个关键方面：SoC中已经集成了多少等效功能? 应用需要高速收发器吗?如果需要，需要多少? 相关的电源供电成本有多大?

SoC FPGA解决方案的集成度有多高? 取决于应用，一片SoC FPGA会含有系统等效的处理器、所有外设、多个DSP、大量的片内存储器、高速收发器、时钟管理以及丰富的定制逻辑。不管怎样，都会有很多问题，如是否同时提供单核和双核处理器版本;除了ARM处理器内核，是否还集成了其他外设;硬核存储器控制器的数量;是否有集成锁相环(PLL);是否可以通过配置选项来降低成本;是否需要为控制器分配其他的FPGA逻辑;是否有公共封装引脚布局来优化平台成本等。

高速收发器是对设计成本有显著影响的另一关键特性。Altera SoC FPGA在全系列产品线上提供高速收发器选择。特别是，低端入门级器件以及容量最大的全功能器件都有高速收发器。高速收发器是PCIe等应用的关键因素。否则，会需要外部接口元器件，这增加了系统材料成本(BOM)。另一方面，某些嵌入式设计不一定需要高速收发器，Altera提供不含有高速收发器的SoC FPGA型号，从而降低了SoC FPGA元器件成本。

电源电压轨数量和容量对设计的成本和复杂度有非常明显的影响。所有SoC FPGA都需要多个电压轨，但是有的要比其他少很多。而且，某些SoC FPGA有严格的上电和关电顺序控制，要采用更复杂——而且昂贵的电源供电。特别是，由于可能会出现各种掉电条件，导致很难进行关电顺序。理想情况是，最好能够避免上电或者关电要求，特别是这些要求影响器件长期可靠性的时候。Altera SoC FPGA没有任何上电或者关电顺序要求。

4.电源

即使不是推动因素，低功耗也成为很多设计中越来越重要的因素。在SoC FPGA器件之间进行选择时，与功耗相关的重要因素有三个：集成、低功耗模式、上电/关电顺序要求。

通过集成降低功耗。如图4所示，在一片SoC FPGA中集成处理器和FPGA元器件能够把系统功耗降低10%到30%。I/O在器件之间传送信号，通常需要较高的电压，是应用中最耗能的组件。

图4.在一片SoC FPGA中集成处理器和FPGA减少了高功耗的芯片间I/O连接

低功耗模式。SoC FPGA具有各种低功耗和低成本特性。由于功耗的主要来源是器件的FPGA部分，因此，处理器系统和FPGA有分开独立的电源平面非常重要。为降低功耗，处理器可以通过软件控制将FPGA置于低功耗模式。

上电/关电顺序要求。为保证器件的可靠性，或者确保某种上电状态，硅片供应商会提出特殊的上电和关电顺序要求。上电顺序要求是很常见的，而通过关电规范来保护器件却很少见。这意味着，必须在电源上增加额外的电路，否则系统生产商会面临长期可靠性问题。

对于有关电顺序要求的器件，必须要非常小心，以避免每一电源轨失效，导致违反规范。这就要求采用比较模拟电路来监视电压轨，必须增加相应的保护电路。为保证正确的关电顺序，还需要有足够的功率存储。

Altera SoC FPGA内置了内部器件保护功能，因此，可以接受任意顺序的上电或者关电。Altera的确推荐了上电顺序，但只是作为系统电源供电设计人员的指南，帮助他们降低成本，并没有任何可靠性含义。其他SoC FPGA供应商的确有上电和关电顺序要求，如果经常违反，会导致器件的长期可靠性问题。

Altera SoC FPGA保证使I/O进入三态，避免了电路板级驱动竞争问题。如果违反了上电顺序要求，其他SoC FPGA供应商器件不能保证这些。

而且，Altera SoC FPGA支持“热插拔”，器件可以插入到已经上电的电路板中。其他SoC FPGA供应商并不提供这一功能。

5.未来发展路线图

选择新处理器体系结构是关键的决定。供应商的产品路线图能否满足未来应用需求，突出系统优势，长期看系统是否具有竞争优势，对此进行评估非常重要。考虑到较大的软件投入，基本软件能够轻松移植到未来产品上也非常重要。因此，不仅要知道SoC供应商在下一代产品上有哪些承诺，而且还要提出以下问题：

●在这一产品线上打算有多大规模的投入?

●今后对提高系统设计的竞争力会有多大帮助?

●工具有没有发展路线图?

为满足SoC FPGA的目标应用需求(通信基础设施、工业、汽车、高性能计算、军事、航空航天、医疗、多功能打印机，等等)，Altera制定了三代处理器发展路线图，如图5所示。

图5.Altera SoC FPGA系列产品发展路线图

发展路线图从28 nm Cyclone V和Arria V SoC FPGA开始。在20 nm第二代，Arria 10 SoC FPGA处理器子系统仍然一样，含有双核ARM Cortex-A9 MPCore处理器。双核ARM A9保持了软件的兼容性，很容易进行软件移植，由于采用了20 nm工艺技术，处理器性能比第一代提高了87%。第二代还增强了安全特性和存储器支持。Stratix 10 SoC FPGA中集成了四核ARM Cortex-A53处理器，第三代SoC FPGA处理器子系统进一步提高了高端器件的性能。64位A53有效的提高了性能，同时仍然是低功耗器件。如果需要，四个内核中的两个可以运行在32位模式下，以维持与第二代软件的兼容性，而其他两个内核可以运行在64位模式下，以支持新应用。

所有硅片元器件发展路线图的基础都是硅片工艺技术。今天，大部分SoC FPGA都采用了28 nm硅片工艺进行制造。工艺技术的下一主要发展方向是FinFET技术。

FinFET晶体管将沟道翻转至侧面，二维设计转变为三维设计，推动了半导体行业的革命。这种新结构的优点在于密度更高、泄漏更小，有源功耗更低。Intel真正的引领了FinFET技术。Intel的第一代采用了22 nm，他们现在的第二代“三栅极”技术则在14 nm上实现。Altera SoC FPGA将在14 nm工艺节点上采用三栅极技术。

对于调试和开发工具，Altera与ARM达成了长期战略合作关系。2012年12月，两家公司宣布了独家协议，共同开发ARM DS-5嵌入式软件开发工具包，为Altera SoC FPGA提供FPGA自适应调试功能。

与此同时，Altera在FPGA上采用了OpenCL标准，与目前的其他硬件体系结构(CPU、GPU，等)相比，能够大幅度提高性能，同时降低了功耗。OpenCL采用了扩展ANSI C，与使用Verilog或者VHDL等底层硬件描述语言(HDL)的传统FPGA开发方法相比，使用OpenCL标准、基于FPGA的异构系统(CPU + FPGA)具有明显的产品及时面市优势。