车载移动电视接收的系统方案

Cyclone器件系列具有八个低偏移的全局时钟网，它们分布在整个芯片内，由四个专用时钟管脚馈入。对于整个系统的时钟管理，器件的PLL（每个有三个输出抽头）也能够胜任频率合成和相位偏移的工作。

内嵌处理器的FPGA系统

Cyclone FPGA显然是为基于处理器的应用进行了优化，尤其是能从嵌入软核处理器如Altera的Nios处理器中受益的应用。典型的Nios控制器系统由一个CPU、片内RAM和ROM、一个外部存储控制器和许多串行和并行接口组成。这样一个基于Nios的系统需要大约1,500个逻辑单元（LE），占用Cyclone EP1C12器件有效逻辑资源的12.5%。

所有的Nios模块都可以通过多主交换阵列连接到Avalon总线上。Nios处理器是一款五级流水线的16或32位RISC处理器，基于数据和地址总线完全分离的Harvard结构。Avalon交换阵列完全支持以上种总线。Nios处理器的同步接口，低的资源利用率和优化的性能使之极其适合于在可编程逻辑中实现。其它的特性包括多达512个寄存器的大型寄存器组和多达64个优先级可调的中断。

Nios处理器的用户也可自行为Nios处理器设计增加专用指令。这些指令是由用户定义在硬件中实现的处理器命令。例如，在软件中估计需要80个时钟周期的乘法功能若以专用指令执行只需要两个周期。这样就能将诸如加速信号处理任务等各种功能集成到指令集中，能够处理多达五条不同的指令。系统设计者使用Altera的SPOC Builder工具自动创建Nios系统单元之间的接口逻辑，为其分配一个空闲的操作码，并生成所有所需的C和汇编器的宏。

Nios处理器的设计环境包括参数化硬件描述和自适应的软件开发环境。Altera器件如Cyclone、Stratix、Stratix GX和HardCopy器件能够实现Nios处理器。典型的FPGA内的Nios处理器性能在50至125MIPS之间。Nios软核处理器支持的操作系统包括ATI Nucleus，uC/OSII和KROS。

可编程系统（SOPC）设计

设计者使用Altera的SOPC Builder工具能以简单的按部就班的方式生成期望的系统。首先，选择用于处理的CPU――本例中是Nios结构。然后设置不同的结构特性配置处理器。最重要的参数包括：

数据总线宽度

寄存器组大小

硬件支持的算术功能（如乘法）

性能或尺寸优化

支持操作系统

专用指令（除法，浮点单元，FFT和其它）

CPU经裁剪符合预期的系统需求，设计者只需要建立Nios控制系统所需的接口。辅以图形用户接口，由齐全的不同模块的库构建所需的系统。接口库包括器件使用的IP核和Altera IP合作者提供的模块。也可以将专用模块添加到模块列表中，以后该模块就可以成为特定用户群的标准块。

每个IP模块用各自编程掩码进行参数配置。在这一过程中，模块会根据设置的数据总线宽度进行调整，对它的功能进行控制，或对特定的应用进行优化。例如，FIR滤波器的抽头和系数可以调整，以满足分集电视接收机的特定需求。

下一步是将功能模块和CPU连接。首先，以图形方式生成内部总线系统，连接接口模块和CPU，分配地址范围和中断。这样就设置了整个系统所需的必要单元，系统也随之实现。

在硬件方面，Altera SOPC Builder生成网络列表，VHDL或Verilog描述和仿真环境。在软件方面，SOPC Builder自动创建程序头文件，库以及接口并入程序环境所需的驱动。

最后一步是将Nios设计集成到PLD中，编写应用程序，将系统及库和操作系统合成在一起，对目标系统进行编程。所有这些步骤都将在Quartus II集成开发环境中完成，该环境也可用于最后的验证和调试阶段。

数字电视开发的下一目标

未来Hirschmann计划将其它的数字标准如ISDB T（日本）和ATSC（USA）集成到该系统中。Hirschmann也在研究“天线底部接收机”的概念，即接收机位于天线的底部。这种布置可以不需要RF馈线和放大器，从而进一步改善接收质量。将接收机的部分硬件转换为软件，这样可以通过软件对不同的广播服务进行配置。

这样的软件无线电是基于一致的硬件平台，这样整个系列接收机的衍生品可以在很大的频率范围内由软件进行调整、配置和使用。软件无线电的概念要求在天线上之间扫描广播信号，然后在数字域上进行全部的后续处理。现在，还无法实现这种意义上的软件无线电，因为无法达到所需的系统处理性能，最重要的是根本无法提供模数变换器所需的很高的采样频率。不过，以近乎中频工作的软件无线电子集现在可能已经很明确了。由于这种无线电技术具有令人满意的质量和便利的特性，很可能很快就会配置到新的轿车中。

模数转换器相关文章:模数转换器工作原理