在SoC中集成FlexRay网络控制器的设计策略

• 时钟和复位接口：容许时钟门控和硬件复位控制或软件复位；
• 主接口：简单的读写外部接口；
• 中断和选通接口：选择中断并通过软件调试实现；
• FlexRay总线接口(通道A和B)：用于将FlexRay器件连接到FlexRay总线驱动器，在“FlexRay通信系统电气物理层规范”中详细说明；
• 系统存储器接口：通过总线主接口(BMIF)连接到FlexRay控制器，这可以被直接连接到一个共享存储器或一个外部存储总线子系统。在两种情况下，都需要满足一定的反应时间。

优化和配置核

• 参数：硬件参数让集成商能够定制设计以省略不用的硬件。对于FlexRay器件，可能有若干随系统而定的参数，如总线和数据宽度及架构参数，包括消息缓冲器和有效载荷的最大数目。消息缓冲器(4到256个)的最大数目对CHI的面积和时钟要求有很大影响，其频率范围从20到140 MHz。设计者可以选择仅仅实现必需的消息缓冲器，以减轻针对成本、面积和功耗的设计优化工作。
• 省电：当时分多址(TDMA)方案在每一个FlexRay信息包的第一部分指派专门的发送和接收时隙时，有大量的空闲时间，因此，如果相关的逻辑可被关闭，就可以省电。利用关闭发送和接收模块、存储器、通道逻辑等等的能力，可以进一步省电。时钟门控应该采用专用的时钟使能信号。

一致性和验证

将FlexRay控制器集成到SoC设计中的用户希望拿到的是完全经过验证的、具有最高品质的、功能正常的硬件。测试设备(例如德国TüV Nord与Frauenhofer Gesellschaft两公司合作开发的那种测试设备)在数据链路层为FlexRay器件提供协议一致性测试，如飞思卡尔的MFR4300，以确保正确的行为和互操作性。成功的一致性确保正确的FlexRay行为。然而，集成这种经测试硬件的用户，需要验证与该硬件的连通性以确保正确的通信。

集成测试基准提供测试，并按部就班地用实际功能硬件模型取代测试基准模型，从而使平滑集成成为可能，有助于确保“一次正确”的设计。一组自插集成测试基准包括：

• FlexRay簇通信
• 存储仿真模型(DPRAM, SRAM, and ROM)
• 简单总线驱动仿真模型
• 时钟和复位控制
• 主总线功能模型
• 总线主接口(具有与DPRAM的接口)
• 若干监测器、检查器和Sniffers(嗅探器)

可交付使用的包

可交付使用的FlexRay核的(文件)包由与工艺无关的硬件描述语言文件(Verilog或VHDL)、综合约束和时序例外、自查集成测试基准、及详细的集成和编程指南构成。整个包经由与工具无关的打包环境最佳控制，以详细说明和检查硬件参数和约束设置；在任意仿真器上运行集成测试；容许生成综合脚本；并提供前端流程以剔除为特定卖主做的综合。

原形和软件开发

有几家公司提供基于不同主处理器的一体化FlexRay控制器评估系统。现在也有能连接到任意主控制器系统的、配备简单存储器接口的单片FlexRay控制器。评估板与支持FlexRay的公司提供的开发软件绑定在一起，使系统设计工程师能够用不同卖家的节点修建FlexRay簇以增强硬件测试。

小结

随着FlexRay开始进入实用，现在是汽车电子工程师计划在其设计中添加FlexRay的时候了。FlexRay规范稳定，标准组件已上市，采用FlexRay的第一辆汽车将很快上路，联盟也已开始拓展未来的FlexRay应用。把FlexRay集成到汽车控制器之中，使其具有标准连通性将是未来许多设计的要求。

将来的FlexRay应用展现了“轻型”FlexRay开发的额外市场，去掉安全性要求高和同步的功能，能实现非常低成本的FlexRay控制器，成本上可与CAN媲美。这些单通道和简化的主受控同步器件将与现有的FlexRay方案兼容。

Christian Lipsky是IPextreme公司的高级设计工程师，他成功地完成了几个项目，内容包括RTL设计流程、系统级验证和IP封装。在加入IPextreme之前，Lipsky先生在Synopsys开始了他的设计工程师生涯，在那里他是蓝牙基带控制器IP核到ASIC/FPGA原形开发团队的主要成员，在该职位上，他重点研究RTL设计、仿真、模块验证、系统级综合和可测性设计。Lipsky先生拥有慕尼黑理工大学电气工程和信息技术的工程学位。