MAX121与TMS320VC5402在高速数据采集中的接口设计

图 6

MAX121的FSTRT输出驱动TMS320VC5402的BFSR0输入，以对数据分帧。FSTRT输出的下降沿指示MSB已准备好,可被锁存。在下一个时钟下降沿，MSB被锁存在TMS320VC5402。使用这种，配置TMS320VC5402可接收16位，于是14位数据被时钟同步移入DSP，同时跟随两位尾随的0。

结论

该设计部论的硬件部分和软件部分都已经得到实验验证，并将其应用到研发之中，与同类A/D比较，而且有着较高的分辨率，实用性很强，与DSP等有简易的接口，应用方便。