利用FPGA解决TMS320C54K/SDRAM的接口问题

图中主要有三个模块：ＤＳＰ－ＩＯ、ＤＭＡ＿ＢＵＦ和ＳＤ－ＣＭＤ。其中ＤＳＰ－ＩＯ是ＤＳＰ端的接口，用来解码ＴＭＳ３２０Ｃ５４ｘ发送的ＳＤＲＡＭ地址和命令。ＤＭＡ＿ＢＵＦ代表缓冲区Ｂ０、Ｂ１。ＳＤ＿ＣＭＤ模块用来产生ＳＤＲＡＭ访问所需的各种信号。

ＤＳＰ＿ＩＯ模块又包括ＩＯ＿ＤＭＡ、ＤＳＰ＿ＢＵＦ和ＤＳＰ＿
ＲＥＡＤ。ＩＯ＿ＤＭＡ产生ＳＤＲＡＭ的命令信号即图３中的ＤＳＰ＿ＲＤＹ、ＤＳＰ＿ＳＤ＿ＲＷ、ＤＳＰ＿ＳＤ＿ＢＡＮＫ＿ＳＷ、ＤＳＰ＿ＳＤ＿
ＡＤＤＲ２０．．０、ＤＳＰ＿ＳＤ＿ＡＤＤＲ＿ＲＥＳＥＴ、ＤＳＰ＿ＳＤ＿ＳＴＡＲＴ。
ＤＳＰ＿ＢＵＦ产生访问Ｂ０、Ｂ１的地址、数据和控制信号，图３中指ＤＳＰ＿ＳＤ＿ＢＵＦＣＬＫＩ、ＤＳＰ＿ＳＤ＿ＢＵＦＣＬＫＯ、ＤＳＰ＿ＳＤ＿
ＢＵＦＷＥ、ＤＳＰ＿ＳＤ＿ＢＵＦＡＤＤＲ６．．０、ＤＳＰ＿ＳＤ＿ＢＵＦＩＮ７．．０。ＤＳＰ－ＲＥＡＤ子模块用来控制ＤＳＰ的读写方向。
ＤＭＡ＿ＢＵＦ分为Ｂ０、Ｂ１两个缓冲区，用来进行数据传送每个缓冲区的输入输出信号包括ＣＬＫＩ、ＣＬＫＯ、ＷＥ、ＡＤＤＲ６－０、ＤＡＴＡ＿ＩＮ７－０、ＤＡＴＡ＿ＯＵＴ７－０。
ＢＡＮＫ＿ＳＷ是一个开关信号用于ＤＳＰ和ＳＤＲＡＭ对Ｂ０、Ｂ１的切换访问。

ＳＤ＿ＣＭＤ模块包括刷新、读、写功能。当ＤＳＰ芯片发出ＳＤＲＡＭ读命令时，１２８字节的数据从ＳＤＲＡＭ中读出来并被存储到Ｂ０或Ｂ１中，当ＤＳＰ发出写命令之时，１２８字节的数据传到Ｂ０或Ｂ１之中并被最终写到ＳＤＲＡＭ中。

４ 软件设计

ＴＭＳ６２６８１２Ａ ＳＤＲＡＭ有两兆字节的存储容量。所以ＤＳＰ用两个Ｉ／Ｏ地址向ＦＰＧＡ传送访问ＳＤＲＡＭ的高低地址。此文中该两个Ｉ／Ｏ地址对应于图４中的０３ｈＤＭＡ＿ＡＤＤＨ和０４ｈＤＭＡ＿ＡＤＤＬ。另外，还有一个Ｉ／Ｏ地址图４中的０５ｈ用来向ＦＰＧＡ传送命令产生ＳＤＲＡＭ访问的信号。
ＤＳＰ向ＳＤＲＡＭ写数据时的操作步骤如下：

１数据先被写到Ｂ０或Ｂ１。

２ＳＤＲＡＭ的访问地址经由ＤＳＰ的Ｉ／Ｏ地址ＤＭＡ＿ＡＤＤＨ和ＤＭＡ＿ＡＤＤＬ发送到ＦＰＧＡ中。

３ＤＳＰ向ＦＰＧＡ发出一个命令(Ｉ／Ｏ地址为ＤＭＡ＿ＣＴＬ)产生控制信号，使ＳＤＲＡＭ从Ｂ０或Ｂ１中读取数值。
ＤＳＰ从ＳＤＲＡＭ读数据的操作步骤如下：

１ＤＳＰ传送访问ＳＤＲＡＭ的地址。

２ＤＳＰ经由ＦＰＧＡ传送一个命令，使得数据从ＳＤＲＡＭ中读到ＦＰＧＡ中。

３ＤＳＰ从Ｂ０或Ｂ１中读得数据。
图４为ＤＳＰ中与数据传送相关的各类存储器的分配情况。
具体设计时，应参考相关资料进行补充。不同的ＤＳＰ与不同类型的ＳＤＲＡＭ接口时，会有细微的区别，电路设计完毕后要进行认真而多方面的测试。

参考文献

１ Ａｐｐｌｉｃａｔｉｏｎ Ｒｅｐｏｒｔ Ｓｐｒａ５３１． Ｔｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ Ｉｎｃｏｒｐｏｒａｔｅｄ
１９９９
２ 王年旭．ＤＳＰ基础与应用系统设计．北京北京航空航天大
学出版社 ２００１
３ ＴＭＳ６２６８１２Ａ Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ－Ａｃｃｅｓｓ Ｍｅｍｏ－
ｒｉｅｓ Ｄａｔａ Ｓｈｅｅｔ． Ｔｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ Ｉｎｃｏｒｐｏｒａｔｅｄ１９９８