基于PCI Express架构的第三代局域I/O总线

PCI Express架构采取分层式设计。新架构维持与PCI兼容的寻址模式(加载-存储架构加上一组平面式的寻址空间)，确保目前所有应用程序与驱动程序不须变更即可在新平台上执行。PCI Express配置运用许多PCI即插即用规格中的标准机制。软件层负责产生读取与写入要求，这些要求的传输则由交易层透过基于分组的分离传输(split-transaction)传递至I/O器件。链路层在这些数据包中加入序列号与循环冗余码检测(CRC)，建构出一套极为可靠的数据传输机制。基本物理层则由内建一个信号传送对与接收对的dual-simplex信道所组成。初期的速度为每方向每秒2.5千兆次传输，提供一个200MBps的通讯信道，带宽接近典型PCI接口的两倍。

物理层

基础PCI Express链接包含两组低电压之驱动信号对：传送信号对与接收信号对。内建之数据时脉运用8b/10b编码机制达到极高的数据传输率。初期的时脉频率为每方向每秒2.5千兆次传输，随着硅组件技术的演进，未来将可提高至每方向每秒10千兆次传输(信号在铜导线中的最高理论值)。物理层负责在两组PCI Express装置的链接层之间传送封包。

PCI Express链接层可透过增加信号对，建构多组管线，以达到带宽线性扩充的目标。物理层能搭配x1、x2、x4、x8、x12、x16以及x32管线的宽度，并以位数据来切分，如图5所示。每个位以8b/10b编码机制在各管线之间传送。对于其它功能层而言，数据的译码与重新编码都是透明化的模式。

在启始阶段，每个PCI Express链接设定都会由每个链接端点的两个代理元件相互协商管线的宽度与频率。此过程中固件或操作系统软件都没有参与。

PCI Express架构透过速度升级以及各种先进的编码技术，达到未来性能提升的目标。未来的速度、编码技术或媒介都仅能影响物理层。

链路层

链路层主要的角色是确保PCI Express链接稳定地传送数据包。链路层负责维持数据的完整性，并在交易层数据包中加入序列号与CRC。

大多数数据包都在交易层中构建。授权型(credit-based)流程控制协议确保数据包仅会在另一端有空出的缓冲区能储存接收数据包时才会送出。这种模式能预防数据包重传的状况，避免因资源限制而浪费总线带宽。当数据包损毁时，链路层会自动重新传送封包。

交易层

交易层可读写来自软件层的请求，然后创建所请求的数据包传送至链接层。所有要求都采用个别传输的模式，有时会需要响应封包。交易层也会收到发自链路层的响应数据包，并与原始的软件请求进行比对。每个数据包有一个独一无二的识别符，让响应数据包能被转送至正确的发送端。数据包格式支持32位内存寻址以及延伸型6?位内存寻址模式。封包亦具有“no-snoop”、“relaxed-ordering”以及“priority”等属性，系统能根据这些属性在I/O子系统中为数据包找出最佳的传输线路。

交易层支持四种寻址空间：其中包括三种PCI寻址空间(内存、I/O以及配置)，并增加一种消息空间。PCI 2.2推出一种称为消息信号中断(MSI)的系统中断传递方法。系统运用一套特殊格式的内存写入处理模式，而不是利用硬线边带信号。这是PCI 2.2系统的一项可选型功能。PCI Express规格重复运用MSI的概念作为中断处理的主要方法，并运用Message Space支持所有边带信号，例如像中断、电源管理要求以及重新激活等，其模式与带内Messages相同。PCI 2.2规格中的其它“special cycles”，像Interrupt Acknowledge，亦视为带内Messages。可以将PCI Express Messages看作是“虚拟线路”，因为它的效果就是消除各种的目前用于平台实现中的边带信号。

软件层

软件兼容性是第三代局域I/O总线最重要的特性。软件兼容有两个层面：初始化/列举以及运行阶段(run-time)。PCI具有一套鲁棒性强的初始化模块，让操作系统能搜寻所有外插硬件设备，并分配适量的系统资源例如内存、I/O空间以及中断等给这些设备，建立一个最佳化的系统环境。PCI配置空间以及I/O器件的可编程性是关键性的观念，仍被PCI Express架构所延用。事实上，所有操作系统不须任何修改就可直接导入PCI Express-based平台。

PCI支持的运行阶段软件模块是一套加载-储存式的共享内存模块，PCI Express架构仍继续延用这种技术，让所有现有软件不须修改就能继续在PCI Express平台上执行，且新软件可使用各种PCI Express的新功能。