电路板狂人的镇宅之宝

　　上面两个板子是我业余时间帮一个研究生朋友设计的。前面一个主要是图像采集和压缩，然后经网络传输，后面的增加了NAND FLASH存储和CMOS传感器接口。

CMOS传感器视频采集板

　　这个CMOS传感器板是 2010年初做的，配合前面的DM642板完成了CMOS图像的采集。传感器选用MICRON的MT9V032。该传感器具有全局曝光功能，可以拍摄快速 运动的物体，不会像逐行曝光传感器那样存在运动物体倾斜。经过对比，这颗传感器在暗光线时性能超过一般的CCD传感器。

TMS320F2812电机控制+字符叠加板

　　这个是我2007年做的高 速球转台控制板，完全更改了以前基于双51单片机的设计方案。虽然从51平台升级到DSP平台，但整体成本没有明显的增加。利用一片DSP代替了两片 51，使系统结构简化;利用DSP的SPI、PWM配合一个LM2903比较器和一个模拟切换芯片实现了中文菜单叠加，省去了一颗日产OSD叠加芯片;电机控制采用新的单颗DMOS工艺美产芯片，替换了两颗日产电机控制芯片;使用DSP的PWM加阻容滤波实现了4路DA，用来控制电机电流，省掉了一颗4通 道DA。重新设计了步进电机控制算法和加减速方案，并且针对实测结果对正余弦进行了补偿。

　　第一版硬件没有做任何修改 实现了所有功能。通讯和菜单部分代码是由另一位软件工程师编写外，其余系统整体设计及软硬件设计由我完成。新方案达到128细分，加入了正余弦补偿，转台 低速可达0.1度/秒，运转平滑顺畅。验证转台最高转速可达到480度/秒，通过软件设置增加电流后可以进一步提高电机的转速和加速度。配合专门订做的步 进电机，优化后的加速方案使得球机在低于原功耗30%的情况下转速提高了50%，从停止加速到最高速只需0.33秒，电机运转时声音非常低，控制板和电机 的发热量也比原先减小了很多。另外，除个别函数使用汇编外，都改用了C代码，使电机控制程序将来可以在不同的平台上移植，也易于与其它控制程序接口。

　　期间我用EXCEL重新制 作了加速表格，主要依托于电机功率来自动完成加速表格数据设计，生成DSP中控制电机运转所需的所有数据。另外，还会伴随参数调整自动生成加速曲线图，可 以直观的看出电机加速过程，并有助于分析其中可能出现的问题。避免出现某些特殊点或段存在加速功率需求过高而导致丢步的现象。

300度/秒加速曲线图

　　这个图便是大家常称的S加速曲线，前段缓慢加速是防抖动和避免顿挫感，后段则主要是等功率升速曲线。图中只取到了300度/秒，可以通过在EXCEL表格中向下拖拉填充自动生成后面的数据。

中文菜单叠加效果

　　这个是菜单叠加效果。通过LM2903比较器提取复合同步脉冲，判断到行同步后使用SPI的16字的FIFO完成每行256点的叠加点位输出，PWM+阻容滤波实现叠加电平控制。

球机装配效果图

　　08年公司被收购，我们部 门迁到江苏，在江苏近一年的时间进一步完善了基于F2812的高速球。其实在设计这个方案的时候是瞄准了TI当时还没有推出的TMS320F28027这 一系列，看TI的宣传以及提前发布的芯片资料，这颗芯片批量价格应该可以在20元以内，性能和功能可以满足我们的设计需求，只要芯片一出来，马上就可以把 F2812上的程序移植过去。这样，整体的成本会往下降一大截，体积也可以小很多，控制板大致可以做到火柴盒的大小。后来公司做基于DM6437的智能高 速球，除智能算法外，还剩余一些运算资源。我便把F2812里的电机控制算法移植到了DM6437里。在单一芯片里集成了智能分析和电机控制，使系统得到 了很大简化。

　　移植完成后我便离开江苏回到北京。一直到离职前一两周才得到TI的TMS320F28027样片。当时想有时间的话可以把它用起来，并且把电机控制算法改一下，使它适用于自动跟踪平台，实现平滑跟踪。可是就像命运捉弄一样，一直到今天都没有闲下来过，时间都被这样那样的事给挤满了，就连周六日也都像有导演 精心安排的一样塞满杂事。

　　关于电机控制，我写过一个 PPT文档《步进电机细分控制原理及仿真分析》，并将其共享到网络上。其中分析了步进电机细分控制原理，以及其中存在的问题和需要注意的地方。并且利用 MULTISIM建立了驱动电路仿真模型，针对各点电压和电流仿真波形进行了分析。以供别人借鉴参考，希望那些对电机控制感兴趣的朋友能够快速入门并且了解步进电机控制的关键所在。电机控制是一门看似简单实际有着自己完整理论体系的科学，三年前，我在江苏一个二线城市拿到13.5K的工资，主要靠的就是步进电机控制。实际上，对于真正的电机控制来说，我也就是刚了解了步进电机控制里的一些皮毛。电机控制这方面还是很缺少能深入的人才的。

基于FPGA的图形叠加板(正面)

基于FPGA的图形叠加板(反面)

　　上面的图形叠加板是我09 年做的一个项目。当时从江苏回到北京有三个月没有上班，就在大兴一所民宅蜗居了三个月做这个东东。因为项目要求体积很小，而且又要3个串口，对叠加质量和 分辨率又要求很高。最后只能用FPGA内嵌软核的方式才能实现。用ARM或DSP都无法完美满足所有要求。

　　因为前面接触过CPLD，也有一些逻辑方面的基础， 3个月期间边学边试，还算顺利的完成了所有的硬件和软件设计。第一次使用软核之后就深深的喜欢上了这架构，强大的性能和独有的灵活性让人禁不住用过一次就会爱上它。