宽带阻抗测量仪的设计——微处理器电路设计（一）

1.SYSOUTCLK组：CPU定时器、eCAN总线；

2.OSCCLK组：看门狗电路；

3.低速组：SCI、SPI、MCBSP，它们的输入时钟信号由SYSCLKOUT经低速外设分频器分频得到；

4。高速组：EVA/B、ADC，它们的输入时钟信号由SYSCLKOUT经高速外设分频器分频得到。

与PLL、时钟配置相关的寄存器有：

1.PLLCR：用于设置PLL倍频系数；

2.HISPCP：用于设置HSPCLK的分频系数；

3.LOSPCP：用于设置LSPCLK的分频系数；

4.PCLKCR：用于对高速、低速片上外设的运行进行启/停控制。

各外设时钟都可由对相关寄存器编程来实现。

5.2.2电源管理电路

TMS320F2812的工作电压分为两组，一组是供CPU内核使用的1.8V的VCCCORE，设计上选用TI公司的TPS76718电源管理芯片，将+5V的电压变换为+1.8V；另一组是供I/O口使用的3.3V的VCCIO，选用TI公司的TPS76733电源管理芯片将+5V电压变为+3.3V。电源管理电路图如图5-3所示。

在设计DSP芯片与其它外围芯片的接口时，如果外围芯片的工作电压也是3.3V，那么就可以直接连接。但是现在许多外围芯片的工作电压都是5V，为了使3.3V芯片与这些5V供电芯片可靠接口，应根据各种电平的转换标准来设计。

当电平转换标准不一致或者由于承受电压的限制而不能直接相接时，需要在两者之间增加一个缓冲器件。本论文选用TI公司的74ALVC164245作为缓冲器件来设计两者的接口。它采用3.3V和5V双电压供电。

除上述电路说明外，其它连接主要有：对一些未使用的输入引脚接10k或20k上拉电阻或下拉电阻使其电平状态稳定；对要进行功能切换的引脚加跳线以备选择。

5.2.3外部扩展存储器

TMS320F2812为哈佛结构的DSP，在逻辑上有4M×16位程序空间和4M×16位数据空间，但物理上已将程序空间和数据空间统一为一个4M×16位的存储空间。

TMS320F2812的外部存储器接口包括：19位地址线，16位数据线、3个片选及读/写控制线。这3个片选线映射到5个外部存储区域，Zone0、1、2、6和7。这5个存储区域可以分别设置为不同的等待周期。

其中Zone 0存储区域：0X002000-0X003FFF，8K×16位；

Zone 1存储区域：0X004000-0X005FFF，8K×16位；

Zone 2存储区域：0X080000-0X0FFFFF，512K×16位；

Zone 6存储区域：0X100000-0X17FFFF，512K×16位；

Zone 7存储区域：0X3FC00-0X3FFFFF，16K×16位。

为满足系统扩展的需要，系统外扩有8M的FLASH和8M的高速SRAM。外扩FLASH芯片采用SST公司的SST39VF800A 512K×16多用途FLASH，可用来存储数据和程序。FLASH被映射到F2812的Zone 2存储空间中，地址空间为0X080000-0X0FFFFF。

SRAM芯片采用ISSI公司的IS61LV51216高速、8M SRAM。SRAM映射到F2812的Zone 6存储空间中，地址空间为0X100000-0X17FFFF。

外扩存储器与TMS320F2812的XINTF接口电路如图5-4所示。

具体的使用情况是：

片内SARAM Ml存放扫描按键值范围0x000400-0x00040A；

片内SARMA L0存放AD转换后的采样值范围0x008000-0x0080FF；

片内FLASH存放程序代码范围0x3D8000-0x3F7FFF；

片内FLASH存放计算后的测量值范围0x080100-0x0FFFFF。