新闻中心

EEPW首页>测试测量>设计应用> 高速互联链路中参考时钟的抖动分析与测量

高速互联链路中参考时钟的抖动分析与测量

作者: 时间:2012-04-12 来源:网络 收藏

图5:时钟抖动在时域、频谱、统计域的分析

左下角的F4为TIE track(即TIE抖动随时间变化的趋势),从TIE Track中可以看到周期性的变化趋势;右下角的F5是F4的FFT运算,即抖动的频谱,频谱的峰值频率为515kHz,说明该时钟的周期性抖动(PJ)的主要来源为515kHz,找到频点后,可以查找电路板上主频或谐波为该频率的芯片和PCB走线,进一步调试与分析。



评论


技术专区

关闭