用FIFO实现超声测厚系统A/D与ARM接口设计

2 接口设计

　　AD9283是8位模／数转换器，CY7C4261是9位FIFO，S3C2410的数据总线是32位。CY7C4261只需接S3C2410的低 8位DO～D7。由于FIFO的先入先出结构，系统中不需要任何地址线的参与，大大简化了电路。A／D采样所得数据要实时送入FIFO，两者的写时钟频率必须一样，且AD9283和CY7C4261的最小时钟输入都是10 ns，操作起来统一方便。74ALS08是四-二输入与门，把ARM的脉宽调制波输出口中的TOUTl(GPBl)，TOUT2(GPB2)配置为通用输出口，对74ALS08的通断进行控制，从而对A／D和FIFO的写时钟进行控制。S3C2410的CLKOUTO与CY7C4261的RCLK相连为 FIFO提供读时钟。CY7C4261的全满标志位FF与S3C2410的外部中断EINTl相连用以触发外部中断。S3C2410的nRSTOUTl与 CY7C4261的RS相连用以复位FIFO。接口框图如图1所示。

3 时序设计

　　通过两个与门分别对A／D和FIFO的写时钟进行控制。因为AD9283从模拟输入开始到该次转换的数据出现在输出口上需要4个时钟周期，并且在高速度采样时导线的延时效果会非常明显，若把A／D和FIFO的时钟连在一起，很可能过多地采到无效数据。分开控制以后，通过软件延时，可以方便地分别对 A／D和FIFO的时钟进行控制。调试起来相当方便，力图把采到无效数据的位数减至最低。AD9283的工作时序如图2所示，CY7C4621写时序图如图3所示。

　　采样时。通过程序使能TOUTl，TOUT2输出为1。此时采样时钟脉冲与TOUTl，TOUT2相与后被分别送入AD9283的时钟输入 ENCODE和CY7C4621的写时钟输入WCLK。此时A／D开始工作，A／D将转换数据送至自己的输出口D0～D7。当写使能WEN1为低、 WEN2为高的时候，A／D输出口上的数据在WCLK的上升沿被依次写入FIFO。A/D和FIFO每来一次脉冲，便完成一次模／数转换并把数据顺序存入 FIFO。CY7C4261的数据最大储存容量是16 KB，在完成了1 6 KB次转换之后，CY7C426l将不能再存入新的数据，此时存储器满标志FF输出低电平(在未满时输出高电平)。把此信号接到S3C2410的外部中断 EINTl上，利用它由高到低的变化产生中断，以表明一组数据采集完成。

　　在中断中，ARM首先迅速关闭采样脉冲信号(使TOUTl和TOUT2)的输出为0，停止A／D和FIFO的工作。ARM外部时钟信号CLKOUTO与FIFO的读输入RCLK接在一起，ARM每执行一次I／O读操作，cLKOUT0便向RCLK发出一脉冲。把FIFO读使 WEN1能和WEN2置为低，同时连续执行16 K次I／O读操作，数据便依次从CY7C4261送入S3C2410系统，整个数据采集工作就此完成。在进行每一次数据的采集前，将CY7C4261先复位，把S3C24-10的nRSTOUTl配置为通用输出口，给CY7C4261的RS引脚输入一个不小于10 ns的低脉冲，即在ARM的nRSTOUTl引脚输出一个低脉冲。这样可以更充分地保证FIFO的读、写指针的稳定。