一款嵌入式数字存储示波器设计方案

3.结束语

在本方案中，FPGA作为前端的电路逻辑控制的核心，并做前期的一些数据处理；而DSP做作为本设计中整个系统的核心，示波器的滤波、差值过程以及显示和控制功能均在DSP芯片上完成，数字存储示波器的实时反映速度得到提高。通过实际的测试和使用，该示波器已基本达到了初期的设计要求，各项性能也达到了预定指标。采用了DSP与FPGA相互配合的方案，设计出一种嵌入式数字存储示波器。在无操作系统的情况下，实现波形处理和显示以及键盘控制，提高了CPU的运行效率。