基于DSP的PCI高速测控系统结构的研究设计

PC219054提供了三个物理总线接口：PCI总线接口、EEPROM接口、局部总线接口。PCI总线接口依照PCI扩展板上定义的引脚分配情况将彼此对应的信号连接在一起即可。本系统采用的EEPROM为4K、3.3V串行的93LC66B，通过对PCI时钟分频来产生EEPROM时钟，内部存放PCI9054的配置信息，系统加电时PCI9054自动加载EEPROM中的配置信息，并由BIOS通过PCI总线对配置寄存器读写，来完成各种控制功能。接口电路如图3所示。

PCI9054在DMA传输方式下，通过设置其DMA控制器内部的寄存器即可实现两总线之间的数据传送。传输过程由以下几个步骤实现：

1．设置传输方式寄存器：通过寄存器DMA MODE0或DMAMODE1的位9来设置DMA通道的传输方式，置0表示Block传输，置1表示Scatter／Gather传输；
2．设置命令／状态寄存器：启动／停止DMA操作，并读此寄存器返回DMA状态；
3．设置描述寄存器：设置DMA的传输方向；
4．设置传输计数寄存器：以字节为单位设置传输数据量；
5．设置PCI地址寄存器：设置PCI总线侧的地址空问；
6．设置局部地址寄存器：设置局部总线侧的地址空间。

当进行数据采集时，由应用程序或通过DSP的外部引脚(pin21)向DSP发出采集命令，同时复位FIFO，在13SP内部程序和CPLD的控制下，数据经DO-31源源不断地输入到FIFO中，当FIFO半满时发出半满标志信号(HF#)，CPLD接到半满信号后，立即向PCI9054发出中断请求信号(LINT)，驱动程序响应中断，在中断响应程序内，发出读命令、要读取的字节数、传输方向、地址信号等，PCI9054设定DMA传输开始位启动数据传输，当ADS#为低(有效)，BLAST为高(无效)，LW／R为低(有效)时，表明PCI9054开始一个有效的读数据周期，CPLD产生一个低电平信号REN#给FIFO，同时作为Ready信号返回给PCI9054， 表明已准备就绪。直到ADS#为高(无效)且BLAST#为低(有效)时，表明PCI9054已经开 始最后一个周期，同时设定D M A传输结束位结束DMA操作，此时REN#信号再次变高电平(无效)，完成一次数据突发传输。接口电路如图4所示。

该系统的软件设计主要包括DSP测控程序、PCI设备驱动程序和Windows应用程序三个部分。驱动程序是连接硬件系统和应用程序的桥梁，是整个测控系统开发中的关键一步。在此简单介绍一下PCI设备驱动程序开发过程。

在Windows环境下共有三种类型的驱动程序，分别是VXD、NT、WDM。因为WDM可以应用在windows98／2000／XP下，支持即插即用、电源管理、WMI等功能，是Windows NT驱动体系基础上发展起来的未来主流驱动程序体系，所以为这里选择设计WDM驱动程序。

开发工具选择Compuware公司提供的DriverStudio完~成驱动程序的开发，DriverWorks是DriverStudio中的一个部分，DriverWorks中的类库封装了针对驱动程序的各种通用操作，使用其中的DriverWizard向导功能，能够非常方便地实现WDM驱动程序的开发。

其中PCI配置空间的访问采用KPciConfiguration实现。I／O访问采用DriverStudio中的KIoRange类实现。硬件中断响应的处理可以采用Kinterrupt类实现。DMA读主要是利用三个类来实现数据传输，分别为：KDmaTransfer、KdmaAdapter和K C o m m o n D m a B U ff e r。KDmaTransfer用于DMA传输控制。KdmaAdapter用于建立一个DMA适配器来说明DMA通道的特性。KCommonDmaBuffer用于申请系统提供的公用缓冲区。

执行过程中驱动程序首先设置PCI9054的工作方式和中断寄存器、DMA配置寄存器，然后等待本地中断的到来。当FIFO半满时表明本地中断到来，在设备成员函数Isr_IrqO中屏蔽本地中断，在设备成员函数DpcFor_Irq()中调用KDmaTransfer：Continue()函数进行DMA传输。一次数据传输完毕后，驱动程序通过操作系统将内核中的数据拷贝到用户态内存，交给应用软件处理。

结语

在实验室中利用PCI9054作为接口芯片的高速测控系统，可实现持续数据传输速率达50MB／s，且系统运行稳定，具有广泛的应用前景。