基于FPDP和VME总线的多DSP通用并行处理系统设计方案

3.3 电路灵活配置

3.3.1 JTAG接口菊花链设计

TMS320C6701备有基于IEEE 1149.1标准的边界扫描测试接口，从而为设计人员提供了一个实时的硬件仿真与调试环境。由于处理机是一个有4个DSP的多DSP系统，我们将DSP的JTAG接口与14 pin Header间以菊花链方式互连。按照JTAG口驱动能力的要求，我们将关键信号通过一个缓冲器进行增强。

3.3.2 DSP中断信号分配

多DSP系统不可避免会产生DSP中断信号不够用的问题。在处理机的设计过程中，我们分别将三个从DSP和FPDP/RM端口的中断请求信号引至主DSP的附属逻辑CPLD中进行统一分配。在CPLD中设定一个控制寄存器，外挂于主DSP的EMIF下。当主DSP接收到中断请求后，它通过CPLD控制寄存器标示分析中断信号的来源，从而正确响应。

4、结论

采用混合总线模式的设计方法将大大提高数字信号处理系统的并行处理和数据传输能力。本文采用FPDP总线传输协议，实现了多总线子板间信号高速传输。最大为160MB/S的数据传输带宽，完全满足板间DSP芯片点对点通信的需求。同时，采用VME总线完成上下位机程序下载和数据监控，提高了系统的稳定性和可靠性。

本文设计的基于FPDP和VME双总线的高速实时信号处理多子板系统，目前在水下通信领域已取得成功应用。详细介绍的系统核心子板——多DSP通用并行处理机基于一主三从的多处理器结构，不仅可以多板多模式工作，也可以单板使用。目前在DSP大规模并行技术向片间发展的主流下，虽然文中的DSP器件以TMS320C6701为例，但系统结构对其他DSP器件构成的多DSP并行处理系统设计都具有一定的参考价值。