一种数字示波器的微处理器硬件电路设计

微处理器选型

　　本设计实时采样率高达2Gsps，需要微处理器实时处理的波形数据量很大。同时微处理器要实现模拟通道控制、高速ADC采样控制、波形数据存储控制、LCD显示控制等。因此兼具强大的数据处理能力和优异控制能力的微处理器成为本设计首选。

　　基于这些要求，本设计选择了TI公司的OMAP- L138DSP。此芯片是TI公司2009年推出的一款高性能处理器芯片。该芯片特点如下：

　　1、采用C*8DSP内核与ARM9内核的双核结构，可实现高达300 MHz的单位内核频率。利用片上ARM9，开发人员可充分利用DSP内核支持高强度的实时处理计算，同时让ARM负责非实时任务。

　　2、丰富的内部存储器资源。其中ARM核内部有16KB的L1程序Cache和16KB的数据Cache；DSP核采用二级缓存结构，包括32KB 的L1程序Cache、32KB 的数据Cache和256KB 的L2统一映射SRAM，该二级高速缓存结构可以为所有载入、存储以及处理请求提供服务，可以为CPU提供高效、高速的数据共享；此外在ARM核与DSP核之间还有高达128KB的片上RAM，可被ARM核、DSP核以及片外存储器访问。

　　3、丰富的外设资源。主要包括1个EMIFA口，可接16bit SDRAM或者NOR/NAND Flash；1个EMIFB口，可接16bit的DDR2（最高频率150MHz）或16bit mDDR （最高频率133MHz）；3个UART接口；2个SPI接口；2个I2C接口；1个EMAC控制器；1个USB2.0接口和1个USB1.1接口；1个LCD控制器；1个SATA控制器；1个uPP接口；1个VPIF接口；4个64位通用定时器。丰富的外设资源不仅可以为示波器提供与PC机、便携式USB接口设备通信的接口，而且极大减少DSP外围电路的设计规模，

　　4、低功耗。采用1.2V内核电压，1.8V或3.3V I/O接口电压，在深度睡眠模式下功耗仅有6mW，正常工作模式下功耗约为420mW。

　　此外OMAP-L138为浮、定点兼容DSP，使用硬件来完成浮点运算，可以在单周期内完成，这一优点在实现高精度复杂算法时尤为突出，为复杂算法的实时处理提供了保证。OMAP-L138还可与C*8 DSP实现引脚对引脚兼容，从而使客户可采用不同的处理器同时开发多种不同特性的产品。

数字示波器系统硬件结构设计

　　本设计ADC选用Atmel公司的AT84AD001，该芯片有两个通道，每个通道采样率高达1Gsps，拼合可实现2Gsps的实时采样率；FPGA选用Xilinx公司Spartan-3A系列的XC3S400A芯片，该芯片内有8064个逻辑单元，360Kbit块RAM，56Kbit分布式RAM，4个数字时钟管理模块（DCM），311个I/O口。300KB容量的SRAM芯片外挂在FPGA上作深存储用，由于SRAM存储器容量比FPGA内部缓存FIFO大得多，能够存储更多的波形数据，因而能观察到更多的波形细节。采用64Mbit容量的SPI Flash存储示波器掉电需要保存的数据，例如程序代码、Boot loader程序、中英文字库、开机画面等。

　　基于OMAP-L138的示波器硬件系统结构图如图2所示：

图2数字示波器系统结构图