14位、125 MSPS四通道ADC，通过后端数字求和增强SNR性能

图1和图2中所示电路的输入阻抗使用一个在1 GHz频段内校准至50Ω的网络分析仪测量，如图6所示。可以看出最终网络在所需频段内（第一奈奎斯特区，直流至62.5 MHz）的VSWR为1.2或更低。

前端接口设计程序

。知道并理解设计前端时的关键参数，包括：

o输入阻抗/VSWR（电压驻波比）是一个无量纲参数，反映目标带宽内有多少功率被反射到负载中。网络的输入阻抗是特定的负载值，通常为50Ω。

o通带平坦度通常指额定带宽内容许的波动纹波量。

o带宽仅仅是系统要使用的频率范围。

o最小信噪比（SNR）和无杂散动态范围（SFDR）

o输入驱动电平与带宽、输入阻抗和VSWR特性有关，可设置转换器满量程输入信号所需的增益和幅度。它高度依赖所选的前端元件，如变压器、放大器或抗混叠滤波器，并且可能是最难以达到的参数之一。

。ADC与滤波器的负载间必须确定正确数量的串联电阻。这是为了防止通带内的不良信号尖峰，并尽量减少单个ADC输入的反冲。在大部分情况下，必须凭经验确定正确值。

。ADC的输入阻抗可能需要经过外部并联电阻分流，才会降低数值。

。应使用正确串联电阻将ADC与滤波器隔离开。此串联电阻也会减少尖峰信号，且通常凭经验确定。

电路优化技术和权衡

本接口电路内的参数具有高互动性；因此优化电路的所有关键规格（带宽、带宽平坦度、SNR、SFDR和增益）几乎不可能。

在图2中，通带峰化可以随着串联电阻RA的值提高而降低。但是，此电阻的值越高，信号衰减就越大，输入网络必须以更大的信号驱动，以填充所有ADC并联组合的满量程输入范围。

上述因素的权衡可能有些困难。本设计中，每个参数权重相等；因此所选值代表了所有设计特征的接口性能。某些设计中，根据系统要求，可能会选择不同的值，以便优化SFDR、SNR或输入驱动电平。

本设计的SNR性能取决于以下几个因素：ADC架构的本质、通过内部采样和保持机制设置的AD92533内部前端缓冲器偏置电流，以及设计的带宽要求。本例中使用了整个第一奈奎斯特区。

该特定设计中可以权衡的另一因素是ADC满量程设置。对于采用本设计获得的数据，满量程ADC差分输入电压设置为2 V p-p，它可以优化SFDR.将满量程输入范围改为低于2.0 V p-p的最大满量程范围会降低SNR性能。

无源组件和PCB寄生效应考虑

该电路或任何高速电路的性能都高度依赖于适当的PCB布局，包括但不限于电源旁路、受控阻抗线路（如需要）、元件布局、信号布线以及电源层和接地层。高速ADC和放大器PCB布局的详情请参见指南MT-031和MT-101.

对于滤波器内的无源元件，使用低寄生表面贴装电容、电感和电阻。所选电感来自Coilcra0603CS系列。滤波器使用的表贴电容为5%、C0G、0402型，以确保稳定性和精度。

系统的完整文档请参见CN-0249设计支持包。

常见变化

对于需要相同带宽、更低功耗和性能的应用，可使用12位、125 MSPS四通道ADC AD9633.对于需要相同带宽、略高功耗和更高性能的应用，可使用16位、125 MSPS四通道ADCAD9653.这些器件与之前列举的其他器件引脚兼容。

电路评估与测试

本电路使用修改的AD9253-125EBZ电路板和基于HSC-ADC-EVALCZFPGA的数据采集板。这两片板具有对接高速连接器，可以快速完成设置并评估电路性能。修改的AD9253-125EBZ板包括本笔记所述的评估电路，与Visual Analog评估软件一起使用的HSC-ADC-EVALCZ数据采集板，以及用于适当控制ADC并采集数据的SPI控制器软件。