数字电源UCD92xx输出电压波形的优化

2.4数字电源环路配置

图6和图7是使用数字电源开发工具Fusion Digital Power Designer来配置环路的软件截图。该工具可以模拟整个环路并给出配置之后的闭环环路指标，包括截止频率，相位余度和增益余度，极大的方便了环路的调试和优化。

图6所示的是软启动时的环路配置。零极点的信息在“Linear Compensation”方框中，其中AFE的Gain设置为4×；该配置中使能了非线性增益，其Limit值和Gain值是允许用户修改的。最终，整个环路的指标为23.87KHz（截止频率），49.33°（相位余度），11.77dB（增益余度）。

图7所示的是正常运行时的环路配置。零极点的信息在“Linear Compensation”方框中，其中AFE的Gain为4×；该配置中使能了非线性增益，其Limit值和Gain值是允许用户修改的。最终，整个环路的指标为33.7KHz（截止频率），50.57°（相位余度），8.77dB（增益余度）。

正是采样上述配置，输出电压在软启动阶段其波形有明显的“台阶状”。下面将尝试放慢环路后，验证是否可以优化软启动阶段的波形。

2.5 优化环路配置

图9是软启动环路优化后的软件截图。环路的优化包括：

1）不再使能非线性增益，同时将Gain0由1修改为0.5；这可以降低环路的低频增益，最终降低环路带宽；

2）将AFE的Gain由4修改为1，同样可以降低环路带宽。1倍的Gain将使AFE的输出的精度变差，并最终影响到输出电压，但考虑到软启动阶段对输出电压的精度要求略低，因此可以上述修改可以接受。需要说明的是，为保证正常运行时输出电压的性能（精度，动态性能等），正常运行时对应的环路参数将保持不变。

图10所示的是优化环路后的输出电压波形，可以观察到在软启动阶段的“台阶”现象消失，波形平滑。

图11是将时间轴展开后的输出电压波形，可以观察到其步进的时间依然是100us，步进的幅度为24mV（与理论值25mV基本一致），但每一次的步进不再是突然增加，而是缓慢增加。因此，输出电压波形变得较为平滑。

但是，在图10所示的波形中可以观察到，输出电压在启动时刻有一个正向过冲并很快回落。严格意义上，该过冲会影响输出电压波形的单调性，在一些应用场景中是不运行的。下文将针对该过冲进行优化。