如何用赛灵思FPGA实现4G无线球形检测器

　　发送到非对角线单元中的数据是旋转矢量的同相部分和正交部分除以相应的近似值得出的结果。我们不仅通过在对角线单元和非对角线单元采用流水线架构实现了高数据吞吐量，同时还通过对跨5个信道的硬件进行时分复用的方式控制了近似值模块和复杂乘法器引起的时延。

　　对 4x4矩阵，我们使用了1个对角线单元和7个非对角线单元。分解单个矩阵所花的处理时间为4x4=16个数据周期，而该设计交付数据的速度是每三个时钟周 期一个样本，因此分解单个矩阵的所用总时长为3x4x4=48个时钟周期(低于可用的64个时钟周期)。我们对分解后的矩阵使用了回代法(back substitution)，同时以相同的TDM方式进一步进行了重新排序操作。

　　球形检测器

　　球 形检测器采用PED单元进行范数计算。根据树的层次，我们采用了三种不同类型的PED单元。根节点PED模块负责计算所有可能的PED。二级PED模块针 对上一级计算得出的8个幸存路径计算出8个可能的PED。这样在树的下一级索引中，我们就有64个生成的PED。第三种类型的PED模块用于其它树级，负 责计算上一级计算出的所有PED的最邻近的节点PED。

　　球形检测器(SD)的流水线架构可以在每个时钟周期中处理数据。其结果就是树的每级只需要一个PED模块。因此，对4x4 64-QAM系统而言，PED单元的总数为8，与树的级数相等。

　　SD可以采用硬解码和软解码两种类型的解码技术。硬解码能够用贯穿树的各级的最小距离矩阵度量次序;软解码用对数似然比来代表输出的每个比特。对数似然比一般被当作优先输入值提供给信道解码器，比如turbo解码器。

FPGA资源占用

　　实施和仿真包括MIMO 802.16e宽带无线接收检测过程，但不包括软输出生成模块。目标芯片是Virtex-5 XC5VFX130T-2FF1738FPGA。设计的时钟频率为225MHz，可用的数据率为83.965MB/s。

　　表 1. 按子系统划分的资源占用情况

　　System Generator和基于模型的设计

　　我 们使用针对DSP设计流程的赛灵思SystemGenerator实现了完整的硬判链。设计验证工作不仅使用了MATLAB/Simulink 环境的仿真语义，还有SystemGenerator的协同仿真功能。信道矩阵参数的同相部分和正交部分从正常的分布得出，并由MATLAB交付给 SystemGenerator建模环境。我们同样使用这种仿真框架进行了比特误码率计算。

　　图 4. 4x4 64-QAM的浮点 MATLAB 仿真(硬判决)、System Generator设计 (硬判决)BER 曲线与最大似然曲线相比

　　图 4对我们的定点硬判决设计BER曲线、浮点硬判决设计BER曲线和最佳ML参考曲线进行了比较。我们通过对赛灵思ML510开发平台进行基于以太网的硬件 协仿真，开发出了该设计的硬件演示。信道矩阵参数采用赛灵思AWGNIP核发送给球形检测器。我们通过把设计嵌入到自同步BER测试器来计算BER。该仪 器能够向检测器发送输入并捕获误码。

　　本文就采用空分复用MIMO的通信系统使用的球形检测器进行了简要介绍。我们详细探讨了球形检测器和信 道矩阵预处理器的架构情况。实现预处理的方法有许多种，虽然我们的方法在计算上要复杂一点，但得出的BER性能接近最大似然。虽然我们的讨论是围绕 WiMAX进行的，设计人员可以把其中的许多方法用于3G/ LTE(长期演进)无线系统。