Cadence和MIPS合作瞄准32位核心芯片
加入技术交流群
Cadence公司和MIPS公司宣布为 MIPS32 24K芯片的用户提供优化的MIPS-CadenceEncounter 参考方法。这种经过优化的数字IC设计平台将SoC Encounter RTL-to-GDSII和Encounter RTL Compiler 综合器相结合，支持0.13mm级的芯片设计。www.mips.com
Cadence公司和MIPS公司宣布为 MIPS32 24K芯片的用户提供优化的MIPS-CadenceEncounter 参考方法。这种经过优化的数字IC设计平台将SoC Encounter RTL-to-GDSII和Encounter RTL Compiler 综合器相结合，支持0.13mm级的芯片设计。www.mips.com
评论