新闻中心

EEPW首页 > 网络与存储 > 设计应用 > 数字化全双工语音会议电路(06-100)

数字化全双工语音会议电路(06-100)

——
作者:上海船舶运输科学研究所 陈演平 时间:2008-04-03 来源:电子产品世界 收藏

  静噪门限控制电路  

本文引用地址://m.amcfsurvey.com/article/81181.htm

  全双工会议的发言通道向每个与会者敞开,虽然同时发言的用户总是少数,但任何一路即使不发言也会产生噪声。如果所有的输入噪声都被迭加求和后放出,将严重影响会议效果。因此,必须对每路输入语音实施静态噪声控制。噪声控制的原理是设置一个门限值,当输入信号的幅度低于门限值则认为是噪声拒绝其通过,高于门限则认为是语音而放行。但某些突发噪声也可能在短时间的幅度高于门限值,语音中也会有幅度比噪声更小的有用信号或短暂的无声停顿。因此,静噪门限电路还应该具有“前延时”功能以阻挡短促的突发噪声,具有“后延时”功能以防止话音断续。

  帧加法器

  通过前面电路的处理,每帧PCM信号已经转换成了32路分时的13位并行线性码,每路信号的持续时间是3.9μs。帧加法器的作用是累加这32路信号,其单元电路如图2。

  图2 中加法器add_sub在每帧起始时被frame信号清零。随后在第1个3.9μs时间内,第1路线性码的低12位数据l[11..0]送入加法器,符号位l12则用来控制加或减。加法器的输出ds[11..0]反馈回来,在第2个3.9μs周期里和第2路信号相加,其和再反馈回来和第3路信号相加。如此在1帧时间里完成全帧32路语音信号的求和运算。



关键词: Altera FPGA Cyclone

评论


相关推荐

技术专区

关闭