提高便携式消费电子的存储容量

图 1 ：消费设备的 HDD 外形比较

硬盘驱动器制造商可以采用许多前沿技术来获得便携式磁盘驱动器设计，从而实现所需的改进。仅仅缩小磁盘驱动器的尺寸就能减少部分功耗，在机械组件中使用更轻的材料能进一步提高能量效率。然而，在能够控制驱动器运转和管理数据路径的电子设备的设计和生产中所取得的进步，最有可能在实现所需的尺寸和功率改进中扮演最重要的角色。 HDD （硬盘驱动器）电子器件市场的领导者——杰尔系统目前处于有利地位，将提供实现这些改进，并将其整合到多种消费电子应用中所需的设计和技术进步。

硬盘驱动器电子器件中的能量效率改进可以在三个主要方面得以解决——单硬盘驱动器集成电路的处理技术和设计进步、电子平台的架构更改和为消费电子中的内容管理需求定制的电源管理策略。在某种程度上，每个方面的选择都涉及成本与性能之间的平衡，但所有这三个方面的改进整合起来将能节省大量的电力。

工艺技术和数字设计方面的进步


硅工艺技术在为电池驱动的硬盘驱动器设备开发低功率电子组件方面扮演着关键角色。这些组件必须具有低待机功率和低运行功率，同时仍能提供较高的面位密度所需的先进模拟和复杂数字信号处理。仅仅使用低性能版本的台式电脑级存储组件还不足以提供合乎要求的功率性能。硬盘驱动器需要采用最先进的组件来保持其传统趋势——提供比闪存等在光刻方面受到限制的技术更高的面位密度和更快的每位成本扩展。

例如，开发新读取信道电子器件（将模拟信号读取从磁盘转换到电脑或消费电子能处理的数字数据）的挑战是有效支持与提供更高信噪比（ SNR ）性能相关的逻辑复杂性中的几何增长。幸运的是，光刻推动的器件和互连的几何尺寸将继续提供当前期望的 逻辑门密度增加和相关的每逻辑成本功能的降低 。器件几何尺寸下降的均衡是晶体管‘关'电流的指数增长，将待机功率推向错误的方向。然而针对低待机功率而优化的 CMOS 技术目前已经大量上市。这些低功率工艺技术在栅宽、工作电压和栅氧化物厚度等器件尺寸上通常比最先进的 MPU 技术落后一至两代，而在目前推动器件逻辑门密度和每逻辑成本功能的互连布线间距方面保持同等水平。

这些低功率技术现在已经成为硅工艺技术的重要推动力。这些技术第一次引领晶圆代工业进入下一个主要工艺技术节点—— 65 纳米。接下来，下一次将主要推出的新 材料组 ——使用金属栅电极的高栅 电介质——预计将率先在这些低功率技术中采用。该功能将降低所需有效栅氧化物的厚度，同时避免过度漏电，相反将导致更多传统栅和栅电介质材料的性能下降。

此外，还有其它需要考虑的因素。当今的“低功率”技术在可能平方级地降低器件工作功率的电源电压降低方面进展缓慢。数字设计小组必须更加努力地通过架构方式对功率进行管理。但这种较高的电压对模拟电路设计师来说很有帮助，他们需要该电压空间来建立读取信道。

可以访问多个器件门限值的数字设计小组能够更加有效地针对目标性能来优化漏电功率。数字小组能够明智地使用低门限值器件来实现递增的性能改进，而模拟小组则能使用这些相同的低门限值器件来为受电压限制的电路提供更多空间。

三阱（ Triple-well ）是另一种能够使数字设计师和模拟设计师都从中受益的 CMOS 技术。三阱通常被模拟设计师用来隔离电路和降低基底噪音以提高信噪比性能，它在用于反向偏置器件阱时能够降低漏电。虽然要求额外的掩膜板，三阱通常仍是高性能混合信号器件的典型工艺程序的一部分，因此可以“免费”供数字设计师使用。

除芯片制造以外，节电也可以通过更加严格的数字电路设计来实现，就象杰尔系统芯片设计师在手机电子器件中所做过的一样。通过更好的设计库和模型，电路设计师能够以功耗为重点对器件特性进行优化。他们还能在电路布局时定制功率耗散，从而使寻迹和由此耗散的能量减少到最低。使用动态电压调整或多个门限值和电源，能够帮助在不需要运行的集成电路区域降低功耗。