论坛» 嵌入式开发» FPGA

如何用VHDL写Testbench（分享）

Jason_Zhang
高工
2009-12-18 20:29 1楼

如何用VHDL写Testbench
VHDL作为硬件描述语言，可以实现仿真测试，包括RTL门级仿真和布线布局后仿真。通过仿真，可以很容易验证VHDL程序以及其描述硬件的正确性。本章将讲述如何建立VHDL程序的仿真模型和平台，以及VHDL语言的具体仿真过程。

做仿真，Testbench是王道。个人觉得还是用Verilog写比较方便。

中文PDF，共15页

文件比较大，压了5个包。
如何用VHDL写TESTBENCH.part1.rar
如何用VHDL写TESTBENCH.part2.rar
如何用VHDL写TESTBENCH.part3.rar
如何用VHDL写TESTBENCH.part4.rar
如何用VHDL写TESTBENCH.part5.rar

Garfield0525
菜鸟
2010-01-12 16:53 2楼
谢谢啊，下载看看。。
评论
xie0jing0
工程师
2010-01-14 11:54 3楼
正在学习VHDL，非常感谢！
评论
halibote523
专家
2010-01-15 09:22 4楼

支持一下！

评论
colinh
菜鸟
2010-02-02 18:53 5楼
我在学verilog，还没有弄清楚testbench怎么写，头疼中
评论
水之渊
菜鸟
2010-02-03 19:03 6楼

我也正需要写这个，谢谢哈。

评论
jeanden
菜鸟
2010-04-14 15:21 7楼
楼主太好了
评论
jeanden
菜鸟
2010-04-14 15:22 8楼
xiexielouzhu
评论
jeanden
菜鸟
2010-04-14 15:22 9楼
zaiciganxie
评论
elfin
菜鸟
2010-04-26 21:47 10楼

下载中

评论
共50条 1/5 1 2 3 4 5 › ›| 跳转至 页

回复

匿名不能发帖！请先 [ 登陆 注册]