论坛» 企业专区» Xilinx

ise如何查看设计可达到的最高频率？

becoll
工程师
2010-09-21 22:44 1楼
使用ISE添加时序约束后，实现完的报告只显示是否满足时序，能不能查看设计能跑到的最高频率？
Jason_Zhang
高工
2010-09-22 12:45 2楼
当然可以了。你直接查看Timing summary就可以了

Design statistics: 
Minimum period: 13.358ns{1} (Maximum frequency: 74.862MHz)
评论
becoll
工程师
2010-09-23 14:59 3楼

找到了，非常感谢！

评论
共3条 1/1 1 跳转至 页

回复

匿名不能发帖！请先 [ 登陆 注册]