论坛» 嵌入式开发» FPGA

急！急！急！跪求verilog取模方法

nhxy2009
菜鸟
2011-03-21 21:16 1楼
我想把两个数的乘积显示到数码管上，但是%只能对2取模，现在不知怎么对乘积进行10取模，跪求高手指点！万分感激！
jeffreychen
工程师
2011-03-22 00:59 2楼
目前想到的…
可先試 table 的方式
x y z
1 10 10
2 10 20
3 10 30
...
...
评论
bjtiger
高工
2011-03-22 10:03 3楼
单片机里有53/10=5，不知道fpga里有没有这样的算法。是不是可以用“/”这个符号试试?
评论
bjtiger
高工
2011-03-22 10:17 4楼
你也可以用加法或者减法做,此前已经有人这么做了,是行得通的.
评论
Jason_Zhang
高工
2011-03-22 19:17 5楼
你这是要做除法。数码管上的数也不是很多，建议查表吧
评论
wmxwmx
菜鸟
2011-03-28 20:40 6楼
查表应该就行了
评论
共6条 1/1 1 跳转至 页

回复

匿名不能发帖！请先 [ 登陆 注册]