论坛» 企业专区» Xilinx

verilog高手进

zcspring
菜鸟
2011-12-01 19:21 1楼
定义如下wire[8:0] dout;reg[287:0] u;reg[4:0] a; a【i】《=u【dout】是什么意思？
iweimo
菜鸟
2011-12-27 16:47 2楼

估计没人明白你想表达什么

评论
yxdz1106
菜鸟
2012-01-03 20:50 3楼
确实没搞明白.
评论
huxiaokai2005
助工
2012-02-19 14:56 4楼

把u的某一位赋给a的某一位吧，i 不知道从哪来的，LZ把程序贴全呀

评论
共4条 1/1 1 跳转至 页

回复

匿名不能发帖！请先 [ 登陆 注册]