哪位高手能指点一下:Allegro 中10层板中导出的DIP封装能够直接导入到4层板中吗,会不会存在由于内层命名不同而导致的不能正确连接的问题?比如10层板中地层叫pgp02,4层板中叫GND
你先从10层板中将元件封装导出后,最好是重新整理一下,因为他会把其他的层叠信息一同带进去,一般用焊盘编辑器打开该PCB封装中的设计到焊盘,然后将中间的层信息删掉只留下 Top defult internal Bottom 以及阻焊和丝印等信息;如下图 类似于VCC,gnd2 这些就需要删掉(图片是4层板的通孔焊盘)