厂家在进行阻抗控制的时候，经常会对层厚和线宽（对于差分线，线宽变了，线距也就变了），铜厚，进行调整，来达到设计要求。现在有个想法，为了让厂家在调整时改动较小，在设计PCB前进行阻抗仿真（SI9000），做到心里有底，按照厂家提供的设计参数来进行仿真，现在有个问题不是很明白，PCB的核心板层和填充层都是由半固化片生成的，核心板有固定厚度，而同样生成核心板的半固化片组合成填充层时，厚度和介电常数都有较大差别，比如，IT180A半固化片0106（0.06mm）+1080（0.073），生成的核心板的厚度是1.0mm，介电常数为4.25，而生成填充层的厚度应该就是相加吧0.133mm，介电常数为平均值（3.9+3.95）/2＝3.925，由于填充层被压制时厚度不定，所以仿真时结果差别比较大，我想问一下这个压制的公差一般在什么范围啊？有了解的朋友请赐教。或者我在设计PCB的时候要注意什么可以避免这个公差？
