论坛» 企业专区» Xilinx

关于fpga设计中的异步双时钟切换

枯藤
菜鸟
2012-08-13 09:27 1楼
我在设计中遇到一个异步双时钟切换的问题：
有两个时钟，clk1和clk2，同样的都是50M,但是clk2优先级比较高，并且希望在程序运行中可以进行热插拔切换，即在程序运行后停一段时间后，插上或者拔掉clk2，
切换时我使用了bufgmux进行切换，但是不可以热插拔，自己不能解决希望高手指教？？？？？
花花1098
高工
2012-08-13 23:31 2楼
对FPGA不了解喔
评论
HXW718059156
高工
2012-08-14 00:00 3楼
不知LZ具体啥意思，我的理解是有连个时钟源，但一个时刻只有一个接入系统，但是你想它们能够自动切换，成为系统的驱动始终，是吗？
如果是这样的话，你就需要用组合逻辑电路来检测时钟源的切换，而不能用顺序逻辑来检测
评论
jeffreychen
工程师
2012-08-14 10:34 4楼
應該再說得詳細一些 若你的 CLK1 總是存在的話 就可使用 CLK1 去做偵測 CLK2 是否存在 =＞ 若 CLK1 存在，就將 Global CLK 換在 CLK1 若不存在，就將 Global CLK 設為 CLK2
评论
juyong3
菜鸟
2012-09-28 12:56 5楼
找个工作 这尼玛难 草
评论
TanChen
菜鸟
2012-11-08 13:18 6楼

首先，你的芯片应该要支持热插拔；

其次注意你的设计中对时钟的处理，不能出现被干扰后不能恢复的现象。

评论
枯藤
菜鸟
2013-04-24 18:15 7楼
谢谢！！有些道理！！
评论
共7条 1/1 1 跳转至 页

回复

匿名不能发帖！请先 [ 登陆 注册]