实验名称：基于CPLD/FPGA+SOPC的数据发送，采集、控制处理，信息传递来测试数传电缆的长度
实验概要：利用CPLD作为集中器，发送高频信号，注入电缆。同时，采用AD采集数据，通过相位差来计算电缆长度。
关注这个CPLD的DIY很久了，以前学过的51，MSP430，F149，CC2350以及ZIGBEE 技术都是C语言编程，虽说有一定的编程基础，但Verilog HDL是初次接触，想通过贵网站的DIY活动实现这个实验，能熟练掌握CPLD对各种外设、总线的操作。自己的方向是高速数据采集与信号处理，另外软核也是目前电子行业的一大趋势，我也想为以后的FPGA学习打下基础。希望我能从这次活动中有所收获。
